手把手教你配置TMS320F28335的SPI模块（含FIFO模式与自测代码）

手把手教你配置TMS320F28335的SPI模块（含FIFO模式与自测代码）

在嵌入式开发中，SPI（Serial Peripheral Interface）作为一种高速、全双工的同步串行通信接口，因其简单高效的特性被广泛应用于各类外设连接场景。TMS320F28335作为TI经典的DSP控制器，其内置的SPI模块支持主从模式切换、FIFO缓冲、灵活波特率配置等功能，但在实际开发中，寄存器配置的复杂性常常让开发者望而生畏。本文将从一个实际项目案例出发，详解如何快速配置F28335的SPI模块，重点解析FIFO模式的应用技巧与自测代码实现，帮助开发者避开常见陷阱。

1. SPI基础与F28335硬件架构

SPI通信基于四线制（SCLK、MOSI、MISO、CS），通过主从架构实现全双工数据传输。F28335的SPI模块具有以下核心特性：

• 双工作模式：支持主机/从机动态切换
• 增强型FIFO：16级收发缓冲区降低CPU中断负载
• 时钟灵活性：125种可编程波特率，4种时钟相位/极性组合
• 数据长度可调：1-16位数据帧自由配置

硬件连接时需特别注意GPIO复用配置。以GPIO54-GPIO57为例，典型映射关系如下：

提示：使用自测模式时，需将SIMO与SOMI短接，此时无需外接从设备即可验证SPI功能。

2. 寄存器配置详解

2.1 关键寄存器功能速查

F28335的SPI模块通过以下核心寄存器实现控制：

// 配置示例头文件定义 typedef struct { volatile Uint16 SPICCR; // 通信控制寄存器 volatile Uint16 SPICTL; // 操作控制寄存器 volatile Uint16 SPISTS; // 状态寄存器 volatile Uint16 SPIBRR; // 波特率寄存器 volatile Uint16 SPIRXEMU; // 接收仿真缓冲 volatile Uint16 SPIRXBUF; // 接收缓冲 volatile Uint16 SPITXBUF; // 发送缓冲 volatile Uint16 SPIDAT; // 串行数据 volatile Uint16 SPIFFTX; // FIFO发送控制 volatile Uint16 SPIFFRX; // FIFO接收控制 volatile Uint16 SPIFFCT; // FIFO控制 } SpiaRegs;

2.2 分步配置流程

1. 时钟使能与GPIO初始化

   EALLOW; SysCtrlRegs.PCLKCR0.bit.SPIAENCLK = 1; // 使能SPI模块时钟 GpioCtrlRegs.GPBMUX1.bit.GPIO54 = 1; // 配置GPIO54为SPISIMO GpioCtrlRegs.GPBMUX1.bit.GPIO55 = 1; // 配置GPIO55为SPISOMI EDIS;

2. 通信参数设置

   SpiaRegs.SPICCR.bit.SPICHAR = 0xF; // 16位数据长度 SpiaRegs.SPICCR.bit.CLKPOLARITY = 1; // 时钟极性：下降沿采样 SpiaRegs.SPICTL.bit.CLK_PHASE = 0; // 时钟相位：无延迟 SpiaRegs.SPIBRR = 0x7F; // 波特率=LSPCLK/(SPIBRR+1)

3. FIFO模式激活

   SpiaRegs.SPIFFTX.bit.SPIFFENA = 1; // 使能FIFO增强功能 SpiaRegs.SPIFFTX.bit.TXFIFO = 1; // 复位发送FIFO指针 SpiaRegs.SPIFFRX.bit.RXFIFORESET = 1; // 复位接收FIFO指针 SpiaRegs.SPIFFCT.bit.TXDLY = 0; // 设置发送延迟为0周期

3. 自测模式实战代码

自测模式（Loopback）是验证SPI功能的有效手段，无需外接设备即可完成全链路测试。

3.1 完整初始化函数

void SPI_Loopback_Init(Uint16 baudRate) { EALLOW; // 时钟使能 SysCtrlRegs.PCLKCR0.bit.SPIAENCLK = 1; // GPIO复用配置 GpioCtrlRegs.GPBMUX1.bit.GPIO54 = 1; // SPISIMO GpioCtrlRegs.GPBMUX1.bit.GPIO55 = 1; // SPISOMI GpioCtrlRegs.GPBMUX1.bit.GPIO56 = 1; // SPICLK EDIS; // SPI模块软复位 SpiaRegs.SPICCR.bit.SPISWRESET = 0; DELAY_US(100); SpiaRegs.SPICCR.bit.SPISWRESET = 1; // 基本参数配置 SpiaRegs.SPICCR.bit.SPILBK = 1; // 使能自测模式 SpiaRegs.SPICCR.bit.SPICHAR = 0xF; // 16位数据 SpiaRegs.SPICTL.bit.MASTER_SLAVE = 1; // 主机模式 SpiaRegs.SPICTL.bit.TALK = 1; // 使能发送 // FIFO配置 SpiaRegs.SPIFFTX.bit.SPIFFENA = 1; SpiaRegs.SPIFFTX.bit.TXFIFO = 1; SpiaRegs.SPIFFRX.bit.RXFIFORESET = 1; SpiaRegs.SPIFFCT.bit.TXDLY = 0; // 波特率设置 SpiaRegs.SPIBRR = baudRate; }

3.2 数据收发函数实现

Uint16 SPI_TransferData(Uint16 txData) { // 等待发送FIFO非满 while(SpiaRegs.SPIFFTX.bit.TXFFST == 16); SpiaRegs.SPITXBUF = txData; // 等待接收FIFO非空 while(SpiaRegs.SPIFFRX.bit.RXFFST == 0); return SpiaRegs.SPIRXBUF; }

注意：实际应用中建议启用中断处理而非轮询，可显著提高系统效率。FIFO中断阈值可通过SPIFFRX.bit.RXFFIL设置。

4. 常见问题排查指南

4.1 典型故障现象与解决方案

4.2 调试技巧

1. 逻辑分析仪抓包：观察SCLK/MOSI信号时序，验证时钟极性与相位
2. 寄存器值检查：通过CCS的Memory Browser查看SPI寄存器实际值
3. 分段验证法：
   • 先测试GPIO输出功能
   • 再验证基本SPI通信
   • 最后启用FIFO功能

在最近的一个电机控制项目中，我们发现当SPI时钟超过10MHz时，通信稳定性明显下降。通过示波器捕获发现是PCB走线过长导致信号完整性受损，最终通过缩短走线距离并添加33Ω端接电阻解决问题。这个案例提醒我们，在高速SPI应用时，硬件设计同样需要重点关注。