简介面向半导体测试设备工程师与维护人员的 Magnum 测试机手册中文资料内容对应手册第 101150 页聚焦 Magnum 2 系统架构与关键模块。资料系统介绍了测试站点、现场装配板、PE 子站点架构、扩展缓冲区内存EBM、复制引脚独立CPI、算法模式生成器APG、uRAM/vRAM 错误分支逻辑、地址与数据 TOPO 逻辑、JAM 逻辑、ECR 错误捕获等组件的工作原理并对 Magnum 2 的 PV/SV/SSV/GV 四种配置、DPS/PMU/HV 资源分配与多站点并行测试特点进行了具体说明。通过阅读这份手册可以厘清测试系统中时钟、地址、数据与错误处理各条信号链路的协作关系理解不同配置下测试资源如何分配为测试程序编写、现场调试和设备维护提供结构化参考。资源包内共 1 个文件格式为 docx 文档整体约 683KB内容集中便于按需查阅。已有 463 人学习浏览适合需要掌握半导体测试机内部结构、进行现场调试或设备维护的技术人员参考。1. 为什么一台“老”测试机还在定义并行测试的边界拿到一颗需要量产测试的SoC或电源管理芯片时Magnum 2这类测试机要同时回答三个问题引脚够不够、电源通道够不够、参数测量单元够不够。手册101-150页给了一个反直觉的答案标称128个测试通道的现场装配板真正独立定时的只有64套靠“跨引脚的配对共享”把成本压到最低但每个引脚的电平、负载和PTU参数测量单元又完全独立。这意味着写测试程序的人必须清楚哪些资源是共享的、哪些是独立的否则多DUT并行测试的pass/fail判定会互相串扰。这份手册的内容围绕系统配置、PE引脚电子、APG存储器和并行测试资源映射四个层面展开适合正在搭建Magnum测试程序或做ATE选型评估的工程师。用cursor写手机自动化测试关注的是UI状态断言而这里关注的是电气层面的电平与时序断言——两者都是“模式生成—激励—采集—判定”的闭环只是Magnum 2把闭环固化成了并行硬件。2. 从PV到GVMagnum 2系统配置与多站点架构选型2.1 四种机型的物理边界Magnum 2的配置体系里PV、SV、SSV、GV不是简单的“大小号”而是底盘数量的倍数扩张。手册给出的配置表可以整理成下面的映射关系机型底盘数最大现场装配板最大数字引脚DPSPMUHV高压源/测量Magnum 2 PV11~5128~6408~408~4016~80Magnum 2 SV2≤10≤1280≤80≤80≤160Magnum 2 SSV4≤20≤2560≤160≤160≤320Magnum 2 GV8≤40≤5120≤320≤320≤640每块现场装配板在逻辑上是一个“站点”一个站点内有64路PE通道、4个DPS、4个PMU、8个HV和8路DC测试/测量系统。配置的最小增量单位不是引脚而是整块现场装配板。这意味着选型时如果DUT只有72个引脚想跑两站并行选用一块现场装配板128引脚就够了但想要四站并行就得再上一块现场装配板而不是拆出72个引脚来用。这里有一个容易忽略的点每块现场装配板的64路PE通道控制的是128个测试引脚即每路PE通道被“劈”成两个引脚。这两个引脚a_n和b_n构成一个引脚对默认情况下它们在功能测试执行时接收完全相同的驱动、频闪和I/O信号。只有在打开EBM扩展缓冲区内存选项后引脚对的两个成员才能拿到不同的模式数据再叠加CPI复制引脚独立选项每个引脚才能有独立的数据和定时。2.2 选项板与DPMU的定位除了现场装配板之外Magnum 2还有一个可选的DPMU选项板——DUT电源和测量单元。DPMU不是每块现场装配板的标准配置它的存在意义是补充DPS之外的大电流或高精度直流测量通道。实际项目中我一般只在DUT有特殊的上电时序或需要独立大电流供电时会单独申请这个选项板常规并行测试用不到。2.3 用计算脚本快速验证配置配置选型时最常做的是反推给定DUT引脚数、目标并行数、每DUT需要的电源通道和PMU通道判断某个机型是否放得下。常见的做法是写一个小脚本直接算# config_check.py # 输入每个DUT的资源需求判断Magnum 2机型是否满足 def check_config(dut_pins, sites, per_dut_dps, per_dut_pmu, model): # 一块FIB提供128个测试引脚、4 DPS、4 PMU、8 HV fibs_needed max( (dut_pins * sites) / 128, # 引脚维度 (per_dut_dps * sites) / 4, # DPS维度 (per_dut_pmu * sites) / 4, # PMU维度 ) fibs_needed int(-(-fibs_needed // 1)) # 向上取整 print(f{model}: 需要 {fibs_needed} 块现场装配板 ({fibs_needed * 128} 引脚)) print(f 实际DPS: {fibs_needed * 4}, PMU: {fibs_needed * 4}, HV: {fibs_needed * 8}) return fibs_needed check_config(dut_pins64, sites4, per_dut_dps1, per_dut_pmu1, modelPV)这段脚本只做一件事把三个资源维度引脚、DPS、PMU各自需要的现场装配板数量算出来再取最大值。因为一块现场装配板同时提供128引脚、4个DPS和4个PMU所以现场装配板是唯一的分配单位。实际使用中还要把HV资源加进去每块现场装配板只有8路HV如果每DUT需要2路HV要单独校验HV约束。提示不要让“总引脚数”单独驱动选型。很多DUT引脚不多但模拟通道多最后卡在PMU或HV数量上反而被推到了SV甚至SSV配置。3. PE引脚电子驱动模式、电平窗口与每引脚PTU的协同3.1 驱动器五种状态与四种PE驱动模式每个PE通道的驱动器有五种可能的状态驱动高VIH、驱动低VIL、驱动到第三电平VIHH、三态终止于二极管桥负载VZ、三态终止于VTT。关键约束在“动态电压摆幅”VIH减去VIL最大不能超过5.0V。这是写测试程序时需要特别在意的物理边界超出这个摆幅驱动器的线性区会恶化导致边缘时刻偏差。驱动模式决定了哪些状态可以在一个测试模式下共存驱动模式VIH/VILVIHH三态负载说明Vz是否二极管桥VZ初始加载默认模式Vihh是是无负载禁用VTT三态时不挂负载Vtt是是VTTVIHH优先三态挂VTT终端Dclk是否不支持三态双时钟专用只驱动系统在初始程序加载时把驱动模式设为Vz而且系统软件不会自动改它必须显式调用pe_driver_mode_set()来切换。这个设计很容易踩坑程序里直接设置了VIHH值但忘记把驱动模式从Vz切到Vihh结果芯片选择信号永远打不出第三电平。3.2 用C API配置电平参数在IG-XL或Magnum原生的测试程序环境里电平配置通常写成一组API调用。下面这段代码展示了最基础的初始化顺序/* pe_level_config.c */ /* 先把驱动模式定下来再配电平 */ pe_driver_mode_set(tester, dut_pins, PE_DRV_MODE_VZ); /* 驱动电平分辨率500uV范围-1.5V ~ 6.5V */ vih_set(tester, dut_pins, 2.5); /* 驱动高 */ vil_set(tester, dut_pins, 0.0); /* 驱动低 */ /* 频闪比较电平分辨率500uV范围-0.5V ~ 6.5V */ voh_set(tester, dut_pins, 2.0); /* 期望高 */ vol_set(tester, dut_pins, 0.4); /* 期望低 */ /* 二极管桥负载VZ、IOL、IOH电流范围0~10mA */ vz_set(tester, dut_pins, 1.2); iol_set(tester, dut_pins, 1.0e-3); ioh_set(tester, dut_pins, 1.0e-3); /* 反射夹默认禁用按需打开 */ refl_vclamp_enable(tester, dut_pins, 1); refl_vclamp_set(tester, dut_pins, REFL_POS, 5.5); /* 正夹0~6V */ refl_vclamp_set(tester, dut_pins, REFL_NEG, -1.5); /* 负夹-2V~2V */几个参数说明VIH/VIL是驱动器在功能测试时向DUT输出的电平VOH/VOL是PE比较器判定DUT输出高低用的阈值VZ是二极管桥的换向电压IOL/IOH是负载电流。反射夹的作用是限制PE通道上出现的过冲/下冲电压默认关闭只有在信号完整性测试或接口容易反射时才打开。注意refl_negative_vclamp_get()和refl_positive_vclamp_get()可以回读当前钳位值调试时可以用它们在程序里做自检。3.3 三态时的行为差异三态状态下PE驱动器不驱动总线但总线不能悬空。Vz模式下二极管桥负载被启用此时如果IOL和IOH都设为0uA负载等效禁用引脚呈现高阻。二极管桥的物理效果是当DUT输出高且高于VZ时IOH电流从DUT流出到负载当DUT输出低且低于VZ时IOL电流从负载流入DUT。如果DUT和测试机同时三态二极管桥会达到平衡总线电压稳定在VZ附近。在Vihh模式下三态时不启用二极管桥也不启用VTT总线是完全高阻的这时对外的电平完全由DUT决定测试机不再提供任何终接。Vtt模式则是在三态时把引脚拉到VTT适合需要TTL终端的总线测试。这些差异带来的直接后果是同一个测试模式里如果引脚被三态它的挂载电平取决于当时的驱动模式而不是测试程序里随手写的某个常数。3.4 PTU的操作区域与后台电压PTU是Magnum 2上最容易被低估的模块每个PE引脚都有一个独立的PTU。它不只是用来做直流测试还负责提供引脚的“参数后台电压”——在功能测试进行过程中PTU会把引脚钳位到一个预设的直流电平上相当于给DUT提供了额外的直流偏置路径。PTU的力电压范围分三档力电压范围最大输出电流-1.0V ~ 6.0V±27mA-1.5V ~ 12V±2mA注意低电流-1.5V ~ 10V±200uA电流力/测试范围有5档±2uA、±20uA、±200uA、±2mA、±27mA。实际调试中±27mA档只在电源测试里用逻辑引脚的漏电流测试多数落在±200uA档。这里有个不寻常的地方±200uA档的电压范围只有-1.5V~10V比±20uA档的-1.5V~12V还要窄。原因是高电压与大电流不能同时保证精度。后台电压的使用在测试程序里体现在ptu_vpar_force_set()上/* 给dut_pins引脚设1.8V后台电压测试极限1.7~1.9V */ ptu_vpar_force_set(tester, dut_pins, 1.8); ptu_vpar_high_set(tester, dut_pins, 1.9); ptu_vpar_low_set(tester, dut_pins, 1.7); ptu_enable(tester, dut_pins, 1); /* 打开PTU */PTU触发的Go/NoGo通过本地的比较器完成测量结果则路由到DC A/D转换器。注意PTU的Go/NoGo结果会进入PE错误逻辑最终和功能测试的pass/fail合并在一起。因此如果只是想测后台电压而不想让它影响功能判定要在错误掩码里把PTU相关项屏蔽掉。4. APG与存储器层级uRAM、vRAM、EBM与ECR的协同工作4.1 APG的硬件组成APG是Magnum 2做存储器测试的核心。它的思路和传统“向量表回放”完全不同不把上万条测试向量存下来逐条发送而是用一组地址生成器和数据发生器在硬件上实时算出来。APG控制器引擎负责任务调度地址生成器按特定算法如March、Checkerboard产生地址序列数据发生器产生背景数据JAM逻辑负责条件跳转APG芯片选择决定当前周期选中哪颗仿真芯片。4.2 从uRAM/vRAM到EBM的层级关系在编程模型里APG不只是“算地址”它和一组存储器协同工作uRAM和vRAM是核心的微码存储分别存放地址生成和数据生成的控制字EBM扩展缓冲区内存扩展了模式深度使得长周期算法模式如NAND Flash的擦写循环可以持续运行不断流DBM数据缓冲区内存用来缓存待发送的数据流LVM/SVM逻辑矢量内存/扫描矢量内存则存放逻辑测试和扫描测试的向量数据用户RAM/JAM RAM存储用户自定义的JAM序列ECR错误捕获RAM把每个引脚的失败现场记录下来供事后分析。这里容易被忽略的是“引脚扰动MUX”。PE驱动器和比较器看到的信号来自引脚扰动MUX的逐周期选择而这个MUX的输入正是APG、LVM/SVM等模式数据源。因此一个测试周期的驱动波形、频闪窗口和VIHH选通都是由“当前周期选择了哪个数据源”决定的而不是单纯由某个计数器决定。地址TOPO逻辑和数据TOPO逻辑就是在这个环节做地址加扰与数据反转的它们解决的是“测试机逻辑通道和DUT物理引脚之间的映射关系”。4.3 错误标志与错误闩锁在模式执行过程中PE比较器的错误输出有两条路径错误标志和错误闩锁。两者的区别是本篇最有用的知识点之一。错误标志是瞬时的它会在下一个周期被清除APG可以基于它做“错误即分支”或“错误即停止”错误闩锁是全局的一旦置位就保持到测试结束只有复位指令才能清掉。因此一个测试模式的最终pass/fail取决于错误闩锁而算法模式里的实时分支逻辑则靠错误标志来驱动。手册里提到的NORECALL测试模式选项就利用了这种双轨机制。开启NORECALL后故障频闪器只置位错误标志不动错误闩锁。这样在条件模式周期里可以用PASS/FAIL做分支控制同时不影响整段测试模式的最终结果。对应的APG模式指令长这样# apg_pattern.vec 片段 # 格式指令 操作数 WRITE 0101 MASK 1111 PS#2 VIHH#1 # 写操作数据0101掩码全1引脚选择2同时驱动VIHH READ 1010 MASK 0000 PS#0 # 读操作只比较不校验掩码全0 NOP RECALL # 空操作等待错误标志 BRANCH ERR_FLAG 0x0010 # 错误标志为真时跳到地址0x0010指令中PS#是引脚扰动选择VIHH#是高电压映射编号MASK是数据掩码。实际使用时要根据被测器件的算法模式来微调比如March C-的每一步对应一组WRITE/READ组合。调试APG时序时最有效的手段是看ECR里的错误计数器如果计数器快速增长通常不是DUT坏了而是地址TOPO逻辑或数据反转逻辑没配对。4.4 ECR的捕获策略ECR是错误捕获RAM它记录的是“出错瞬间的引脚状态、周期号和期望/实际数据”。因为ECR深度有限通常在量产中不会把所有错误都记录下来而是先关掉ECR记录跑一遍粗筛确认错误率低于阈值后再打开ECR抓具体的失败pattern。这样可以避免ECR被同一个系统性错误反复填满掩盖掉真正离散的失效位。5. 多DUT并行测试DPS/PMU/HV映射、错误分支与VIHH限制5.1 每块现场装配板的电源资源一块现场装配板提供的直流资源是固定的8个DPSDUT电源分为4路A DPS和4路B DPS16路HV高压源分为8路A HV和8路B HV8个PMU8个DC测试/测量系统。软件命名上DPS和HV都用A/B前缀区分所属子站点例如a_dps1a、b_hv1。每个DPS有两个输出端可以在VBump控制下产生两个独立的电压电平也可以不用VBump功能直接当作两个独立电源使用。后一种用法下一块现场装配板的DPS数量等效翻倍到16路。VBump的取舍在于用VBump时两个电平的切换是逐周期同步的适合电源随测试模式跳变的场景不用VBump时两个输出完全独立但失去了逐周期同步能力。PMU的连接规则比较复杂每个PMU可以连接16个测试引脚、16个PTU、1个DPS输出和2个HV单元。这种“一对多”的结构决定了PMU不能在并行测试中独占而是要按时间片复用。下面的代码演示了如何用脚本给每个site做资源分配# site_resources.py # 假设2个site每site 4个DUT每个DUT 1路DPS、2路HV、8个功能引脚 sites 2 duts_per_site 4 dps_per_dut 1 hv_per_dut 2 pin_per_dut 8 for site in range(sites): # 50%占空比复用2个DUT共享1个PMU pmu_needed duts_per_site * 0.5 print(fSite{site}: 引脚{pin_per_dut * duts_per_site} fDPS{dps_per_dut * duts_per_site} fHV{hv_per_dut * duts_per_site} fPMU约为{int(pmu_needed * 2) / 2})这段脚本的价值在于把“每DUT需要多少资源”和“每块现场装配板有多少资源”放在同一张表里对照。实际项目中最后卡住的往往是DPS的数量比如8个DUT每个要独立DPS一块现场装配板只有8个DPS按双输出算16路这时就要考虑是否切换VBump模式或者升级到更大配置。提示PMU复用时必须注意DC直流测试的时间片分配。如果多个DUT共用一个PMU程序里要保证PMU切到的瞬间该DUT的电压已经稳定否则测出来的是上一颗DUT的残留电平。5.2 多DUT错误分支的规则手册里明确提到APG的错误分支如果要区分“DUT2出错”和“DUT3出错”必须严格遵守DUT引脚到测试引脚的连接规则。原因在于错误标志是逐引脚产生的而多个DUT的引脚映射到同一块现场装配板的同一个子站点时APG只能看到合并后的错误信号。常见的做法是每个DUT的引脚尽量独占一个引脚对并且把不同DUT的引脚放到不同的PS#选择组里这样APG才能通过引脚扰动MUX精确到具体DUT。5.3 VIHH的25%电流限制VIHH电压源是本篇最容易在量产阶段踩的坑每块现场装配板同时驱动VIHH的引脚数不能超过总引脚的25%而且系统软件不会强制检查这个规则超了直接掉电。手册原话是“违反该规则通常会导致系统断电”。因此程序中用到VIHH的引脚必须通过非默认的VIHH映射精确控制每次只有一小撮引脚在特定周期被切到VIHH级别而不是一整块板的引脚同时拉高。6. 调试技巧水平敏感驱动精度与VSwing校正6.1 电平如何影响驱动边缘Magnum 2的PE驱动边缘定时精度会随VIH和VIL电平变化。换句话说把VIH从2.5V改成3.3V驱动沿的实际输出时刻会产生微小的偏移。这个现象称为水平敏感驱动精度。对于高速存储器接口而言这个偏移直接叠加到时序余量里。解决手段是用VSwing方法在编程时将期望电平映射到一组经过校准的“摆幅-延迟”曲线上用软件补偿不同电压摆幅下的延迟差。6.2 快速验证流程调试时建议按下面的顺序做一次完整验证1. 用pe_driver_mode_get() 确认当前驱动模式避免出现配了VIHH却不在Vihh模式 2. 用refl_negative_vclamp_get()/refl_positive_vclamp_get() 检查反射夹是否误启 3. 在ECR里记录同一颗DUT在VIH2.5V和VIH3.3V下的失败矩阵 4. 若失败集中在极窄的setup/hold窗口内优先怀疑电平敏感延迟 5. 在测试程序中引入VSwing补偿曲线后重新跑边界扫描第3步是最有性价比的它能把“DUT本身时序裕量不足”和“测试机电平引入的延迟偏差”区分开。如果两种电平设定下的失败边界移动了100ps以上基本可以判定是测试机侧的问题。最后再提醒一点系统上电时的PE驱动模式默认是Vz但如果你在前一次运行里手动切换过模式并保存了配置下次加载程序时模式可能不是你期望的那个我在现场至少遇到过两次因为遗留配置导致VIHH信号完全打不出来的情况。本文还有配套的精品资源点击获取
