MC68HC16Z2嵌入式开发：SRAM、ROM与GPT模块配置实战详解

1. 项目概述与核心价值

在嵌入式系统开发领域，尤其是针对像MC68HC16Z2这类经典的16位微控制器，深入理解其片上外设的配置与应用，是工程师从“能用”到“精通”的关键一步。很多开发者可能满足于让代码跑起来，但对于SRAM的地址重映射、ROM的引导机制、以及GPT（通用定时器）的精确波形控制等底层细节，往往知其然而不知其所以然。这直接导致了系统设计不够健壮，资源利用不充分，甚至在产品量产或低功耗场景下埋下隐患。

我接触过不少基于MC68HC16Z2的老项目，代码中对存储器和定时器的配置常常是“复制粘贴”来的，一旦需要修改或调试，就变得异常困难。因此，本文旨在彻底拆解MC68HC16Z2的SRAM模块、掩膜ROM模块和GPT模块。我们不仅会逐字逐句解读数据手册中的寄存器定义，更会结合我多年的嵌入式实战经验，剖析这些配置背后的设计哲学、常见陷阱以及最佳实践。无论你是正在维护遗留系统，还是学习经典的微控制器架构，这篇文章都将提供从寄存器位操作到系统级设计的完整视角，让你真正掌握这颗芯片的核心能力。

2. SRAM模块：高速存储与灵活映射的基石

SRAM（静态随机存取存储器）是MC68HC16Z2中用于高速数据存取的核心。与需要动态刷新的DRAM不同，SRAM基于触发器结构，只要供电稳定，数据就能一直保持，这使得它非常适合用作系统堆栈、频繁访问的全局变量区或实时性要求高的数据缓冲区。

2.1 SRAM核心特性与寄存器解析

MC68HC16Z2的SRAM模块大小为2KB，这是一个在经典嵌入式系统中非常典型的尺寸，足以容纳中断栈、任务控制块和关键变量。它的访问速度极快，对齐的字（16位）或字节访问仅需两个总线周期，这对于提升CPU16内核的执行效率至关重要。

模块的配置完全通过四个控制寄存器完成，它们的地址由模块映射位（MM）决定。理解这个映射是操作所有模块寄存器的第一步。当系统配置寄存器的MM位为1时，模块寄存器基地址的高位Y = M111，即0x7；当MM为0时，Y = 0111，即0x7（在MC68HC16Z2的特定上下文中，需结合具体地址线确认，通常MM影响最高几位地址）。这意味着所有模块寄存器的访问地址都会有一个固定的偏移前缀，在编程时我们必须先确认系统的MM配置，才能计算出正确的寄存器地址。

1. RAM模块配置寄存器这个寄存器是SRAM的总开关和权限控制器。其STOP位控制SRAM进入低功耗模式。上电复位后，该位默认为1，即SRAM处于停止模式，此时CPU无法访问SRAM阵列。这是一个重要的安全设计，防止在系统初始化完成前误操作SRAM。在初始化序列中，我们必须先配置好基地址，然后再将STOP位清零，使能SRAM。

RASP字段在MC68HC16Z2中实际上只使用最低位（RASP0），因为CPU16只工作在监管模式。该位为0时，SRAM可同时响应程序空间和数据空间的访问；为1时，则仅响应程序空间访问。这允许我们将代码（特别是时间关键的循环或中断服务程序）拷贝到SRAM中执行，以提升速度，同时也能用程序计数器相对寻址模式从SRAM中取操作数，增加了编程的灵活性。

RLCK位是基地址锁。一旦我们将SRAM基地址寄存器（RAMBAH/RAMBAL）配置好并确认无误后，可以通过将此位置1来锁定基地址，防止后续软件跑飞时意外修改了SRAM映射，导致系统崩溃。这是一个提升系统鲁棒性的小技巧。

2. SRAM基地址寄存器这两个16位寄存器（RAMBAH和RAMBAL）共同决定了2KB SRAM阵列在24位地址空间中的起始位置。这里有几个关键约束和“坑点”：

• 对齐要求：SRAM必须映射到2KB的边界上。这意味着地址的低11位（ADDR[10:0]）必须为0。在设置RAMBAL时，我们需要确保ADDR[10:0]为零。
• 地址线匹配：数据手册中特别指出，由于CPU16内部将ADDR[23:20]驱动为与ADDR19相同的电平，因此我们在设置RAMBAH中的ADDR[23:20]时，必须使其值与ADDR19位相同，否则芯片选择信号将不会激活，CPU永远无法访问这片SRAM。这是很多新手容易忽略而导致调试失败的一点。
• 映射冲突：SRAM的地址范围绝对不能与任何其他模块的控制寄存器块地址重叠。如果发生重叠，会导致无法访问被重叠的寄存器，引发不可预知的行为。在规划内存映射时，必须仔细核对所有模块的寄存器地址范围。

2.2 SRAM操作模式与实战配置

SRAM支持五种操作模式，理解每种模式的切换条件和应用场景是稳定设计的基础。

1. 正常模式这是SRAM的主要工作模式，由VDD供电。在此模式下，CPU可以自由读写SRAM。对于字节或对齐字的访问，控制器会插入零等待状态，实现最快访问。对于长字（32位）或非对齐字的访问，则需要两个总线周期。在编写对性能要求极高的代码时，应尽量保证数据结构的地址对齐。

2. 待机模式这是SRAM的“数据保持”模式。当主电源VDD掉电或电压低于待机电源VSTBY（VSB）时，内部电路会自动切换到由VSTBY引脚供电，从而保持SRAM中的数据不丢失。这对于需要维持实时时钟、系统状态或关键配置信息的电池备份应用至关重要。

重要提示：如果您的应用不需要待机功能，必须将VSTBY引脚连接到VSS（地）。如果悬空，可能会导致电源切换电路工作不稳定，甚至引起SRAM数据损坏。

3. 复位模式当同步复位发生时，如果SRAM正在进行的总线周期（字节或字访问）尚未完成，该周期会被允许完成。这保证了复位操作的原子性，避免在写入关键数据时被复位打断导致数据半截。但需要注意的是，异步复位可能会破坏正在传输的数据。

4. 测试模式仅用于工厂测试，用户无需关心。

5. 停止模式通过设置RAMMCR的STOP位为1进入。在此模式下，SRAM阵列被禁用，CPU无法访问，但数据由VDD或VSB（取电压高者）维持。这允许外部逻辑（如果有）去解码SRAM的地址空间，而不会与内部访问冲突。退出停止模式只需清除STOP位。

实战配置示例假设我们需要将SRAM映射到地址0x00080000，并使其在程序和数据空间都可访问。系统MM位为0，因此模块寄存器基地址前缀Y为0x7（即0x7FFB00）。

// 定义寄存器地址（假设MM=0） #define RAMMCR (*(volatile uint16_t*)0x7FFB00) #define RAMTST (*(volatile uint16_t*)0x7FFB02) #define RAMBAH (*(volatile uint16_t*)0x7FFB04) #define RAMBAL (*(volatile uint16_t*)0x7FFB06) void SRAM_Init(void) { // 1. 确保SRAM处于停止模式（复位后默认就是），并解锁基地址寄存器（复位后RLCK=0） // 此时可以安全配置基地址 // 2. 配置基地址寄存器 // 目标地址: 0x00080000 // 对齐要求: 低11位为0， 0x80000 满足2KB对齐 (0x80000 % 0x800 == 0) // 地址匹配: ADDR23-20 必须等于 ADDR19 // 0x00080000 展开为二进制: ADDR23-19 = 00000， 所以ADDR23-20 (0000) 等于 ADDR19 (0)， 符合要求。 RAMBAH = 0x0008; // 设置高字： ADDR23-16 = 0x00, ADDR15-8 = 0x08? 注意寄存器定义！ // 仔细看寄存器位定义：RAMBAH的bit15-8是ADDR23-16， bit7-0是ADDR15-8。 // 对于地址0x00080000: // ADDR23-16 = 0x00 -> 应放在RAMBAH[15:8] // ADDR15-8 = 0x08 -> 应放在RAMBAH[7:0] // 所以 RAMBAH = 0x0008; 是正确的。 RAMBAL = 0x0000; // 设置低字： ADDR7-0 = 0x00 // 3. （可选）锁定基地址寄存器，防止意外修改 // RAMMCR |= 0x0400; // 设置RLCK位 (bit10) // 4. 配置RAMMCR，启动SRAM，并允许程序/数据空间访问 // STOP=0, RLCK=0(假设不锁定), RASP=00 (程序和数据空间) RAMMCR = 0x0000; // 具体位域需根据寄存器位定义计算 // 假设位定义：bit15=STOP, bit10=RLCK, bit9-8=RASP // 则 0x0000 即 STOP=0, RLCK=0, RASP=00 }

这段代码展示了从寄存器地址定义到初始化配置的完整流程。特别注意RAMBAH的赋值，必须严格按照数据手册的位域定义来拆分24位地址。

3. 掩膜ROM模块：固件基石与引导奥秘

掩膜ROM是出厂时内容就被固化的只读存储器，用于存储永不更改的系统固件、引导程序和常量数据。MC68HC16Z2的ROM大小为8KB，对于存储启动代码、核心库函数和关键参数表来说，这个空间需要精打细算。

3.1 ROM模块寄存器深度解读

ROM模块的控制寄存器块同样位于由MM位决定的地址空间。其核心配置寄存器MRMCR功能丰富，是理解ROM行为的关键。

1. 停止与引导控制STOP位：控制ROM阵列的使能。复位时，该位的状态是DATA14引脚电平的反相。这是一个硬件配置点，允许通过外部引脚状态来决定上电后ROM是否立即可用。如果STOP=1，ROM被禁用，CPU无法从中读取指令或数据。只有在STOP=1且LOCK=0时，才能修改ROM的基地址寄存器。BOOT位：引导控制位。这是一个非常巧妙的设计。当BOOT=0时，在CPU执行复位向量读取周期时，它会去访问ROM中的四个引导字（ROMBS0-ROMBS3）所在的位置（系统地址$000000-$000006），而不是去访问这些地址对应的实际内存。这允许我们将复位向量直接“烧录”在ROM的固定位置，实现无缝启动。如果BOOT=1，则复位后CPU无法访问ROM阵列（除非通过其他方式重新映射和使能）。该位的复位值由用户掩膜时指定。

2. 访问空间与等待状态ASPC字段：由于MC68HC16Z2只有监管模式，此字段仅用于决定ROM是仅作为程序空间（只能取指）访问，还是可以作为程序和数据空间（既可取指也可读取数据）访问。这对于将常量数据表存放在ROM中至关重要。WAIT字段：指定ROM访问时插入的等待状态数。这是为了兼容不同速度的系统总线而设计的。例如，在开发阶段，代码可能运行在较慢的外部仿真存储器中；量产时，代码移入片内ROM，通过增加等待状态可以匹配原来的总线时序，无需重新调整整个系统的时钟。其编码%00对应3时钟周期总线（最快），%11对应2时钟周期总线（快速终止）。

3. 基地址与签名ROMBAH和ROMBAL：用于重映射8KB的ROM阵列到24位地址空间的任何8KB边界上。同样有严格的约束：地址低13位（ADDR[12:0]）必须为0，且ADDR[23:20]必须等于ADDR19。重映射必须在STOP=1且LOCK=0时进行。RSIGHI和RSIGLO：ROM签名寄存器。存储一个用户定义的16位签名值，用于验证ROM内容的完整性。通常会在启动时，通过一个校验算法（如CRC或求和）计算ROM特定区域的值，并与该签名对比，确保固件未被破坏。

4. 引导字ROMBS0-ROMBS3：这四个16位字在复位后的第一个总线周期被当作复位向量读取。它们通常被编程为跳转指令（例如JMP）的操作码和地址，指向真正的启动代码（如_start或main函数）的入口。这是芯片启动链的第一环。

3.2 ROM实战应用：从启动到运行

理解ROM配置的最佳方式是通过一个完整的启动流程来看。

场景：我们需要将ROM映射到0x00000000（默认），使其在复位后立即作为启动ROM，并且其中的常量数据可被程序读取。系统时钟较高，需要为ROM访问插入1个等待状态。

配置步骤分析：

1. 硬件连接：确保芯片的DATA14引脚在复位期间被拉高或拉低，以设定初始的STOP状态。假设我们需要ROM一上电就可用，则应将DATA14拉低（使STOP复位值为1的反相，即0）。
2. 启动向量设置：在掩膜编程时，我们需要将ROMBS0-ROMBS3的内容定义好。例如，ROMBS0和ROMBS1组成一个长字，存放跳转到0x00001000地址的指令码（假设0x00001000是我们启动代码的入口）。
3. 初始化代码配置：在启动代码中（此时可能已从ROM跳转到SRAM或RAM中执行），我们需要根据实际需求配置ROM。

// 定义MRM寄存器地址 (假设MM=0) #define MRMCR (*(volatile uint16_t*)0x7FF820) #define ROMBAH (*(volatile uint16_t*)0x7FF824) #define ROMBAL (*(volatile uint16_t*)0x7FF826) #define RSIGHI (*(volatile uint16_t*)0x7FF828) #define RSIGLO (*(volatile uint16_t*)0x7FF82A) void ROM_Init(void) { // 1. 如果需要重映射ROM，必须先进入停止模式并解锁 // 设置STOP=1, LOCK=0 MRMCR |= 0x8000; // 设置STOP位 (bit15) MRMCR &= ~0x0800; // 清除LOCK位 (bit11)，假设LOCK在bit11 // 2. 配置新的基地址（本例保持默认0x00000000） // 地址 0x00000000: ADDR23-19均为0，满足匹配要求。 // ROMBAH: ADDR23-16=0x00, ADDR15-8=0x00 -> 0x0000 // ROMBAL: ADDR7-0=0x00, 且ADDR12-8必须为0 -> 0x0000 ROMBAH = 0x0000; ROMBAL = 0x0000; // 3. 配置MRMCR：启动ROM，允许程序/数据空间访问，插入1个等待状态(01b)，并锁定寄存器 // 假设位定义：bit15=STOP, bit14=0, bit13=0, bit12=BOOT, bit11=LOCK, bit10=EMUL, bit9-8=ASPC, bit7-6=WAIT // 目标：STOP=0, BOOT=0, LOCK=1, ASPC=00 (程序和数据), WAIT=01 (4时钟周期) uint16_t temp = 0x0000; // STOP=0, BOOT=0 已由temp=0满足 temp |= (0x01 << 6); // 设置WAIT=01 (假设WAIT在bit7-6， 01左移6位) temp |= (0x1 << 11); // 设置LOCK=1 (锁定) // ASPC默认为00，符合要求 MRMCR = temp; // 4. （可选）验证ROM签名 uint16_t read_sig_hi = RSIGHI; uint16_t read_sig_lo = RSIGLO; // ... 与预期的签名值进行比较 ... }

这个初始化过程体现了对ROM状态机的精细控制：先停止、再配置、最后启动并锁定。WAIT状态的设置需要根据实际的系统时钟频率和ROM访问时间要求来计算，以平衡性能和稳定性。

4. 通用定时器模块：嵌入式系统的节拍器

GPT模块是MC68HC16Z2上最强大的外设之一，它集成了输入捕获、输出比较和脉宽调制三大功能，由一个共用的预分频器驱动。无论是测量脉冲宽度、生成精确延时，还是驱动电机和LED，GPT都是核心工具。

4.1 GPT整体架构与核心寄存器

GPT可以看作是两个相对独立的子模块共享一个时钟源：

1. 输入捕获/输出比较单元：包含一个16位自由运行计数器TCNT、3个输入捕获通道（IC1-IC3）、4个输出比较通道（OC1-OC4）以及1个可配置为输入捕获或输出比较的通道（IC4/OC5）。还有一个8位的脉冲累加器。
2. 脉宽调制单元：包含两个独立的PWM通道（PWMA, PWMB），每个通道有自己独立的周期和占空比控制寄存器，共享一个16位的PWM计数器PWMCNT。

GPT模块配置寄存器：这是GPT的主控开关。

• STOP位：停止GPT内部时钟，用于低功耗。
• STOPP和INCP位：用于调试，可以停止预分频器并手动单步递增。
• IARB字段：中断仲裁标识。这是一个极易被忽略但至关重要的配置。在多个模块共享中断向量的系统中，必须为每个能产生中断的模块设置一个唯一的、非零的仲裁ID（1-15，15优先级最高）。如果保持为0，该模块的中断将被系统视为伪中断，无法正常响应。通常建议设置为一个中等优先级的值，如0x8。

输入捕获/输出比较相关寄存器：

• TCTL1/TCTL2：分别控制输出比较的动作模式和输入捕获的边沿检测模式。例如，可以设置OC1在匹配时翻转引脚，设置IC1在上升沿和下降沿都捕获。
• TMSK1/TMSK2：中断屏蔽寄存器。需要使能哪个通道的中断（如定时器溢出TOI、输入捕获ICIx、输出比较OCIx），就在这里设置相应的位。
• TFLG1/TFLG2：中断标志寄存器。当事件（如比较匹配、捕获发生、计数器溢出）发生时，硬件会自动置位相应的标志位。在中断服务程序中，必须通过向该标志位写1来清除它，否则会持续产生中断。
• CFORC：强制比较寄存器。可以软件强制触发一次输出比较动作，而不等待TCNT匹配，用于立即控制引脚输出。

PWM相关寄存器：

• PWMA/PWMB：PWM值寄存器。写入的值决定了输出波形的占空比。其与周期长度的比值即为占空比。
• PWMC：PWM控制寄存器C。其中的SFA/SFB位选择PWM通道是快模式（周期=256）还是慢模式（周期=32768）。PPR字段选择PWM计数器的时钟源分频比。
• PWMCNT：PWM自由运行计数器，读取它可以获得当前的PWM计数值。

4.2 输入捕获实战：精确测量脉冲宽度

输入捕获功能常用于测量外部信号的频率、周期或脉冲宽度。其原理是：当检测到指定引脚（如PGP0/IC1）上发生预设的边沿事件（上升沿、下降沿或任意沿）时，硬件会自动将当前TCNT的值锁存到对应的输入捕获寄存器（如TIC1）中，并置位标志位。

操作流程：

1. 初始化定时器：配置预分频器（PRESCL或通过TMSK2的CPR字段），设置TCNT的时钟频率。频率越高，测量分辨率越高，但计数器溢出也越快。
2. 配置输入捕获通道：在TCTL2中设置对应通道的边沿检测模式（如EDGE1 = 11表示任意沿捕获）。通过DDRGP将对应引脚设置为输入。
3. 使能中断：在TMSK1中使能对应的输入捕获中断（ICIx = 1）。
4. 中断服务程序：当捕获事件发生时，进入中断。读取TICx寄存器获得捕获时间戳t1。如果是测量脉宽，通常需要记录两次捕获（如上升沿和下降沿）的时间戳，其差值t2 - t1乘以计数时钟周期即为脉宽。切记要清除中断标志（向TFLG1中的ICxF位写1）。

一个常见的坑：TCNT是16位的，最大计数值为65535。在测量长周期信号时，必须考虑计数器溢出的情况。稳健的做法是在中断服务程序中记录溢出次数，将两次捕获的时间戳计算扩展为32位或64位。

volatile uint32_t overflow_count = 0; volatile uint16_t last_capture = 0; volatile uint8_t pulse_width_ready = 0; volatile uint32_t pulse_ticks = 0; // TCNT溢出中断服务例程 void interrupt TCNT_Overflow_ISR() { overflow_count++; TFLG2 |= 0x80; // 清除TOF标志 (假设TOF在bit7) } // IC1输入捕获中断服务例程（假设测量高电平脉宽，先上升沿后下降沿） void interrupt IC1_ISR() { uint16_t current_capture = TIC1; static uint8_t edge_state = 0; // 0:等待上升沿， 1:已捕获上升沿，等待下降沿 static uint32_t start_overflow = 0; static uint16_t start_capture = 0; if(edge_state == 0) { // 捕获到上升沿 start_overflow = overflow_count; start_capture = current_capture; // 切换为下降沿捕获 TCTL2 = (TCTL2 & 0xFC) | 0x02; // 设置EDGE1=10 (下降沿捕获)，具体掩码需根据位域调整 edge_state = 1; } else { // 捕获到下降沿 uint32_t end_overflow = overflow_count; uint16_t end_capture = current_capture; // 计算总的计数 ticks， 考虑溢出 pulse_ticks = ((end_overflow - start_overflow) * 65536UL) + (end_capture - start_capture); pulse_width_ready = 1; // 切换回上升沿捕获，准备下一次测量 TCTL2 = (TCTL2 & 0xFC) | 0x01; // 设置EDGE1=01 (上升沿捕获) edge_state = 0; } TFLG1 |= 0x04; // 清除IC1F标志 (假设IC1F在bit2) }

4.3 输出比较与PWM实战：生成精准时序与波形

输出比较用于在精确的时间点改变引脚电平，常用于生成方波、驱动步进电机或实现软件串口。PWM则直接硬件生成周期和占空比可调的矩形波，用于LED调光、电机调速、DAC等。

输出比较生成1kHz方波示例： 假设系统时钟16MHz，预分频器设为64分频，则TCNT时钟为250kHz，周期4us。要生成1kHz（周期1ms）的方波，需要TCNT计数250次。

void OC1_Init_1kHz(void) { // 1. 配置预分频器，驱动TCNT TMSK2 |= 0x04; // 设置CPR=100b (64分频)，假设CPR在TMSK2的bit2-0 // 2. 配置OC1动作：匹配时翻转引脚 TCTL1 |= 0x01; // 设置OM1/OL1 = 01b (翻转)，假设OC1控制位在TCTL1低位 // 3. 设置第一次比较匹配值 TOC1 = TCNT + 250; // 250个计数对应1ms的一半（500us），因为翻转一次是半个周期 // 4. 使能OC1中断（如果需要） TMSK1 |= 0x10; // 使能OC1中断 (假设OC1I在bit4) // 5. 配置PGP3/OC1引脚为输出（OC1功能通常自动将引脚设为输出，但最好确认DDRGP） DDRGP |= (1 << 3); // 设置PGP3方向为输出 } // OC1中断服务例程 void interrupt OC1_ISR() { TOC1 += 250; // 更新下一次比较值，实现连续方波 TFLG1 |= 0x10; // 清除OC1F标志 (假设OC1F在bit4) }

PWM生成示例：配置PWMA输出一个频率约为1kHz，占空比50%的波形。选择PWM快模式（周期256），系统时钟16MHz，预分频器选择128分频。

1. PWM计数器时钟 = 系统时钟 / 预分频 = 16MHz / 128 = 125kHz。
2. 在快模式下，PWM周期 = 256 / 125kHz = 2.048ms，频率约为488Hz。若要接近1kHz，需选择更小的分频或使用慢模式并计算合适的周期值。
3. 占空比 =PWMA寄存器值 / 256。50%占空比对应PWMA = 128。

void PWM_Init(void) { // 1. 停止PWM计数器以便配置 PWMC |= 0x8000; // 设置STOP位? 注意：GPTMCR的STOP控制整个GPT。PWM单独控制通常在PWMC中。 // 查阅手册，PWM控制主要在PWMC寄存器。假设通过PPROUT等位控制。 // 2. 配置预分频器 (PPR) 和 模式 (SFA) // 目标：时钟125kHz， 快模式。PPR=110b (128分频), SFA=0 (快模式) PWMC = (PWMC & ~0x0070) | (0x06 << 4); // 设置PPR=110，假设PPR在bit6-4 // SFA在bit2， 快模式即为0， 假设已为0。 // 3. 设置占空比 PWMA = 128; // 50% 占空比 // 4. 启动PWM计数器 // 可能需要清除PWMC中的某个停止位，或使能PWM输出。 // 假设PWMA输出默认使能。具体需查PWMC中是否有使能位。 }

关键点：PWM的频率由PWMCNT的时钟和周期模式（快/慢）共同决定。占空比精度在快模式下是8位（1/256），在慢模式下是15位（1/32768）。选择时需要权衡频率精度和占空比精度。

5. 系统集成与调试经验实录

将SRAM、ROM和GPT整合到一个实际项目中，会遇到许多数据手册不曾提及的细节问题。这里分享几个我踩过的“坑”和总结的技巧。

1. 内存映射规划冲突这是最隐蔽的问题之一。MC68HC16Z2的地址空间是24位（16MB），但片上资源（SRAM、ROM、各模块寄存器）的地址是由模块映射和基址寄存器动态或半静态决定的。在系统初始化时，必须有一张清晰的内存映射表。

• 操作：在纸上或文档中画出整个地址空间，标明：
  • 默认的模块寄存器块地址（取决于MM）。
  • 你计划配置的SRAM和ROM基地址及其范围（2KB和8KB）。
  • 外部扩展存储器的地址范围（如果有）。
  • 确保这些区域没有任何重叠。特别注意SRAM/ROM的基地址必须满足对齐要求，且ADDR[23:20]必须等于ADDR19。

2. GPT中断不响应现象：配置了输入捕获或输出比较，也打开了中断使能，但就是进不了中断服务程序。

• 排查步骤：
  1. 检查IARB：首先确认GPTMCR中的IARB字段是否被设置为一个非零值（1-15）。这是最常见的原因。
  2. 检查中断向量表：MC68HC16Z2的中断向量表位于内存固定位置。确保你的中断服务程序地址正确地填写到了GPT对应中断源（如OC1、IC1、TOF等）的向量表条目中。这些向量地址需要查阅芯片手册的“中断向量表”章节。
  3. 检查全局中断使能：CPU16的CCR寄存器中的I位必须被清除（例如使用andi #$F8FF, SR指令），才能允许可屏蔽中断。
  4. 检查中断标志清除：在中断服务程序中，是否正确地清除了相应的中断标志位？清除方法是向该标志位写1，而不是写0。例如TFLG1 = 0x10;（清除OC1F）。

3. PWM输出无波形或频率不对

• 无输出：
  • 检查对应引脚（PWMA/PWMB）是否被正确配置为外设功能，而非通用IO。通常PWM功能会自动覆盖引脚方向，但最好确认一下DDRGP和相关模块配置。
  • 检查PWMC寄存器中是否有独立的PWM通道使能位被禁用。
  • 使用CFORC寄存器的FPWMA/FPWMB位尝试强制输出高或低电平，看引脚是否有反应，以排除硬件问题。
• 频率不对：
  • 双重检查预分频器PPR的设置和SFA/SFB模式选择。计算频率的公式为：Fpwm = Fpwm_clk / (PWM_PERIOD)。其中Fpwm_clk是系统时钟除以PPR分频系数，PWM_PERIOD是256（快模式）或32768（慢模式）。
  • 用示波器测量PCLK引脚（如果用作时钟源）的输入频率是否正确。

4. SRAM数据在待机后丢失即使连接了VSTBY，发现从待机模式唤醒后，SRAM数据还是乱了。

• 原因：VSTBY的电压必须在整个待机期间都高于SRAM的数据保持电压（VDR，具体值查数据手册）。如果电池电压过低，或者在VDD掉电和VSTBY切换期间有毛刺，可能导致数据丢失。
• 对策：
  • 在VSTBY电源路径上增加一个大的去耦电容（如100uF），以提供短暂的保持时间。
  • 在软件上，进入低功耗模式前，可以将关键数据从SRAM拷贝到真正的非易失性存储器（如EEPROM或Flash）中。
  • 监测VSTBY电压，如果过低则触发复位而不是进入待机。

5. ROM签名校验失败在启动时进行ROM校验，发现签名对不上。

• 原因：签名算法或校验区域理解有误。RSIGHI和RSIGLO存储的是用户定义的签名值，但校验算法（如求和、CRC）应用在ROM的哪个区域（整个8KB？排除向量区的部分？）是由用户定义并必须在编程时一致的。
• 对策：仔细阅读芯片手册中关于ROM签名的描述，或者参考原厂或编译器提供的启动代码范例，明确其使用的校验算法和范围。在批量生产时，编程器需要根据同样的算法计算签名并写入。

通过以上对MC68HC16Z2的SRAM、ROM和GPT模块从寄存器位到系统实践的层层剖析，我们可以看到，对经典微控制器的掌握，远不止于调用API。理解每一处硬件设计的细节，明晰各种模式下的状态转换，并预见到实际应用中可能出现的边界情况，才能写出稳定、高效且可靠的嵌入式代码。这些模块虽然古老，但其设计思想在今天的MCU中依然随处可见，深入理解它们，是提升嵌入式工程师内功的绝佳途径。