DSP28035双电压供电电路设计

TMS320F28035 供电电路设计原理与实现

TMS320F28035 作为一款基于 C28x 内核的数字信号处理器，其供电设计对系统稳定性至关重要。其核心采用1.8V电压，而 I/O 和外设接口采用3.3V电压，因此供电电路需满足双电压要求，并提供低噪声、高稳定性的电源环境。其典型供电方案有两种：使用外部双路电源，或使用单路外部电源配合芯片内部集成的低压差线性稳压器（LDO）。以下将详细阐述基于内部 LDO 方案的设计原理，并给出完整的电路原理图。

供电架构与引脚定义

首先，需要明确与供电相关的关键引脚，这是设计电路的基础。

内部 LDO 方案的优势在于，只需从外部提供一个 3.3V 电源。该 3.3V 电源输入至芯片的VDDIO引脚，同时作为内部 LDO 的输入。LDO 被使能后，会将此电压稳压至 1.8V 供给内核。这种方案简化了外部电源设计，并保证了内核与 I/O 电压之间的上电时序。

核心电路原理图设计

下图展示了基于内部 LDO 方案的完整供电电路原理图。设计分为四个关键部分：3.3V 输入与去耦、LDO 使能、1.8V 核心滤波和接地系统。

TMS320F28035 供电原理图 (内部LDO模式) ┌─────────────────────────────────────────────────────────────────────────────────────────────┐ │ │ │ 外部3.3V电源输入 │ │ ┌──────────────┐ │ │ │ +3V3_EXT │◄─── 来自外部线性稳压器（如AMS1117-3.3）或DC-DC模块 │ │ └──────┬───────┘ │ │ │ │ │ ├─●─┐ │ │ │ │ C1 C2 │ │ │ ─┴─ ─┴─ │ │ │ 10µF 100nF │ │ │ 钽/电解 陶瓷 │ │ │ │ │ │ │ └───┴───────┴─────┬──────────────┬──────────────┬─────────────────────┐ │ │ │ │ │ │ │ │ [VDDIO_1] [VDDIO_2] [VDDIO_3] [其他VDDIO] │ │ │ │ │ │ │ │ ┌───────────────────────────────────── TMS320F28035 ───────────────────────────────────┐ │ │ │ │ │ │ │ VREGENZ ──────●───┐ │ │ │ │ │ │ R1 (可选0Ω) │ │ │ │ │ ─┴─ │ │ │ │ │ │ │ │ │ │ └───┴────── GND (系统地) │ │ │ │ │ │ │ │ VCAP1 ────────────┬─────┐ │ │ │ │ │ │ │ │ │ │ ─┴─ C3 ┴─ │ │ │ │ 10µF, X5R, 10V │ │ │ │ 低 ESR 陶瓷电容 │ │ │ │ │ │ │ │ │ │ VCAP2 ────────────┴─────┘ │ │ │ │ │ │ │ │ VSS1, VSS2, ... ────────────────●────────────────────────────────────────────┐ │ │ │ │ VSSIO1, VSSIO2, ... ────────────●──────────────────────────────────────────┐ │ │ │ │ └──────────────────────────────────────────────────────────────────────────────┘ │ │ │ │ │ │ │ │ │ │ │ │ │ └───────────────────────────────────────────────────────────────────────────────────┴─┴────┴──┘ │ │ │ │ GND Plane

图注：为清晰起见，去耦电容网络和部分电源/地引脚未全部画出，实际设计应确保每个电源引脚都有对应的去耦电容。

电路分模块详解与设计规范

1. 3.3V 电源输入与去耦网络

   • 功能：为芯片所有 I/O 引脚和内部 LDO 的输入提供稳定、干净的 3.3V 电源。
   • 实现：外部 3.3V 稳压电源（如 LDO 或 DC-DC 转换器的输出）接入+3V3_EXT网络。该网络通过一个10µF的 bulk 电容（C1，如钽电容或低 ESR 电解电容）进行低频滤波和储能，同时每个VDDIO引脚附近（通常在 2mm 范围内）必须放置一个100nF的陶瓷去耦电容（C2 等）以滤除高频噪声。
   • 关键点：VDDIO的多个引脚在 PCB 内部是相连的，但外部仍需为每个引脚或每对引脚配置高频去耦电容，以提供最短的电流回流路径。

2. 内部 LDO 使能电路

   • 功能：控制芯片内部 1.8V 稳压器的工作状态。
   • 实现：VREGENZ引脚为低电平有效使能。典型应用是直接通过一个 0Ω 电阻或导线连接到系统 GND。图中 R1 可作为调试用的预留电阻，必要时可断开以禁用 LDO（当使用外部 1.8V 电源时）。
   • 关键点：确保该引脚在上电期间和整个工作过程中保持稳定的低电平，否则内核将无法获得电压。

3. 1.8V 核心电压滤波电路（最关键部分）

   • 功能：稳定内部 LDO 的输出，为 C28x 内核提供纯净的 1.8V 电源。此电路的性能直接决定 DSP 能否稳定运行。
   • 实现：VCAP1和VCAP2引脚必须共同连接到一个10µF、X5R 或 X7R 材质、额定电压 10V、低等效串联电阻（ESR）的陶瓷电容（C3）。此电容必须尽可能靠近 VCAP1/VCAP2 引脚放置（推荐距离在 3mm 以内）。
   • 关键点：
     • 电容规格必须严格遵守。使用不合适的电容（如铝电解电容、容量不足或 ESR 过高）极易导致 LDO 振荡，表现为 DSP 随机复位、程序跑飞或无法启动。
     • 布局优先级最高。该电容的布局位置应优先于其他所有元件。

4. 接地系统

   • 功能：为所有电流提供低阻抗的回流路径，减少噪声和地电位波动。
   • 实现：将所有VSS（内核地）和VSSIO（I/O 地）引脚通过多个过孔连接到 PCB 的接地平面（GND Plane）。在原理图中，通常将它们连接到同一个“GND”网络符号。
   • 关键点：采用完整的接地平面是最佳实践。即使使用双面板，也应尽量保证地平面的完整性，避免地线细长。

设计验证与代码化配置示例

为确保设计符合规范，可在 PCB 设计规则和系统初始化代码中加入检查点。

# 电源网络设计约束检查脚本示例 import yaml power_spec = """ VDDIO_3V3: voltage: 3.3 decoupling: bulk: value: 10uF max_distance_from_pin: 5mm ceramic: value: 100nF max_distance_from_pin: 2mm CORE_FILTER: voltage: 1.8 capacitor: value: 10uF dielectric: X5R # 必须为X5R或X7R voltage_rating: 10V max_distance_from_pin: 3mm # 最严格的约束 pins: [VCAP1, VCAP2] # 必须连接同一电容 """ def validate_design(netlist, layout): """模拟验证设计是否符合电源规范""" spec = yaml.safe_load(power_spec) # 检查VCAP电容 vcap_net = get_net_for_pins(netlist, spec['CORE_FILTER']['capacitor']['pins']) if len(vcap_net) != 1: raise ValueError("VCAP1和VCAP2必须连接到同一网络") cap = get_capacitor_on_net(layout, vcap_net[0]) if not (cap['value'] == '10uF' and cap['dielectric'] in ['X5R', 'X7R']): raise ValueError("VCAP电容必须为10uF X5R/X7R") distance = measure_distance(cap, 'VCAP1') if distance > 3e-3: # 3mm raise ValueError(f"VCAP电容距离引脚过远: {distance}m") print("电源设计验证通过。") # 此脚本概念性地展示了如何将电气规范转化为可自动检查的规则。

// 系统初始化代码中的电源状态检查（C2000示例） #include "F2803x_Device.h" void InitSysCtrl(void) { // ... 其他初始化代码 ... // 上电后，可间接验证供电是否正常 EALLOW; // 示例：读取设备ID寄存器，若供电异常，读取可能失败或值不正确 Uint16 deviceID = DevEmuRegs.DEVICE_ID; if (deviceID != 0x2803) { // F28035的预期ID // 可能的原因：1.8V核心电压不稳定、VCAP电容问题、VREGENZ未正确接地 asm(" ESTOP0"); // 进入调试停止状态，便于排查 } EDIS; // 初始化依赖于稳定电源的外设，如ADC InitAdc(); // ADC模块的参考电压依赖于模拟电源的稳定性 } // 此代码通过读取芯片唯一标识来初步判断芯片是否在正常电压下运行。

PCB布局布线关键注意事项

原理图正确仅是第一步，PCB实现同样关键：

• 电容布局：VCAP1/VCAP2的 10µF 电容（C3）必须最优先布局，靠近引脚且走线短而粗。VDDIO的 100nF 电容需靠近对应引脚。
• 电源通道：+3V3_EXT到芯片VDDIO引脚的走线应足够宽（如20mil以上），或通过电源平面连接。
• 地平面：使用完整且连续的地平面，为高速数字信号和开关噪声提供良好的回流路径。
• 仿真器接口：若使用 JTAG 调试（如 TI XDS100），需确保仿真器与目标板共地，且接口信号电平（通常是3.3V）与 DSP 的VDDIO匹配。

总结，TMS320F28035 采用内部 LDO 的供电方案，设计重点在于提供稳定的外部 3.3V、正确使能 LDO，并严格按规格和要求布局VCAP1/VCAP2的滤波电容。遵循上述原理图和设计规范，可为 DSP 的可靠运行奠定坚实的硬件基础。

参考来源

• SMT320F28035 DSP开发资源套件