别让DRC检查形同虚设！深度解析Altium Designer规则设置中的5个高频‘无效配置’陷阱

别让DRC检查形同虚设！深度解析Altium Designer规则设置中的5个高频‘无效配置’陷阱

在PCB设计领域，DRC（Design Rule Check）本该是保障设计质量的最后防线，但许多工程师都有过这样的困惑：明明规则设置界面填满了参数，Online DRC也全程开启，最终板子却依然出现线距不足、短路甚至基本电气隔离失效等问题。这种"规则失效"现象往往源于一些容易被忽视的配置陷阱——它们不会直接报错，却能让整套DRC系统形同虚设。

1. 规则优先级：看不见的战场

Altium Designer的规则引擎采用瀑布式优先级体系，当多个规则同时作用于同一对象时，只有优先级最高的规则会真正生效。这个机制本为提供灵活性，却常成为规则失效的首要原因。

典型场景：某设计同时存在三条线宽规则：

1. 全局默认规则（优先级1）：6-10mil
2. Power网络类规则（优先级5）：20-30mil
3. 特定电源网络规则（优先级3）：40-50mil

此时为12V主电源网络布线时，实际生效的将是优先级3的规则而非预期中更具体的优先级5规则。这种冲突不会触发任何警告，需要手动验证：

; 验证规则优先级生效范围的脚本示例 Rule := PCBServer.GetCurrentPCBBoard.RuleIterator; while Rule <> nil do if Rule.Scope1.Contains(NetName) then ShowMessage('生效规则: '+Rule.Name);

解决方案矩阵：

提示：每月至少执行一次"规则优先级审计"，特别关注10-100优先级区间的规则交叉情况

2. Net Class的沉默失效

网络分类（Net Class）是管理复杂设计的利器，但其规则生效需要满足三个隐形条件：

• 网络正确定义到对应Net Class
• 规则作用域精确绑定到该Net Class
• 没有更高优先级的全局规则覆盖

高频踩坑案例：

1. 通过原理图生成的Net Class未同步到PCB（需手动确认"Update Classes"）
2. 差分对自动生成的Net Class未被包含在阻抗规则作用域
3. 复用模块中的网络分类与当前设计命名冲突

验证Net Class规则是否生效的实操方法：

# 伪代码：检查网络实际应用的规则 def check_net_rule_application(net_name): net = get_net_by_name(net_name) applied_rules = net.get_applied_rules() for rule in applied_rules: if rule.type == "Width" and rule.net_class == net.class: return True return False

Net Class规则四重验证法：

1. 视觉验证：在PCB面板中展开Net Class，确认网络归属
2. 规则作用域测试：临时修改某Net Class的线宽为夸张值（如50mil），观察布线变化
3. 批量DRC报告：针对特定Net Class执行独立检查（Tools→Design Rule Check→选择类）
4. 3D视图核对：对关键网络使用"显示隐藏连接"功能

3. 被遗忘的使能开关

Altium Designer中存在多处"规则使能"开关，它们分散在不同模块且状态不会互相同步：

关键使能点清单：

• 主规则使能复选框（每个规则第一项）
• Online DRC的实时检查项目（Preferences→PCB Editor→General）
• Batch DRC的运行选项（Tools→Design Rule Check）
• 特定制造规则的使能状态（Manufacturing规则组）
• 铺铜重建时的规则应用选项（Polygon Actions）

这些开关的典型组合陷阱：

1. 设置了精确的阻抗控制规则 → 忘记勾选Batch DRC中的阻抗检查项
2. 定义了严格的丝印间距 → Online DRC未包含Manufacturing检查
3. 配置了高级焊盘补偿 → 未在出图设置中启用相关DRC

使能状态检查表：

注意：某些使能状态（如阻抗控制）需要同时满足规则使能和布线器参数配置

4. 铺铜与规则的量子纠缠

铺铜（Polygon Pour）与DRC规则的交互存在诸多微妙之处，主要体现在三个层面：

4.1 铺铜连接方式与安全间距

• Relief Connect：热焊盘连接会触发不同的间距计算
• Direct Connect：全连接可能掩盖实际电气间隙问题
• No Connect：虽视觉分离但仍需满足最小间距规则

4.2 铺铜重建策略

• Shelved：允许暂存未更新的违规区域（不报错）
• Modified：接受规则违反但标记差异（可能漏报）
• Always Repour：强制符合规则（最严格但影响性能）

4.3 动态铺铜与规则更新当修改走线后，铺铜的自动更新可能滞后于DRC检查，导致：

• 临时性短路误报
• 实际违规未被检出
• 阻抗计算偏差

解决方案：

' 铺铜安全验证宏 Sub CheckPolygonRules() Dim poly As IPCB_Polygon For Each poly In PCBServer.GetCurrentPCBBoard.Polygons If poly.OverridesRules Then AddMessage("警告: " & poly.Name & "覆盖了DRC规则") End If If poly.Shelved Then AddMessage("注意: " & poly.Name & "处于搁置状态") End If Next End Sub

铺铜规则检查清单：

1. 确认关键网络的铺铜连接方式（GND建议Direct，其他网络建议None）
2. 设置合理的铺铜重建策略（高速设计建议Always Repour）
3. 对已完成铺铜执行"规则覆盖分析"（右键铺铜→Polygon Actions）
4. 出图前手动重建所有铺铜（Tools→Polygon Pours→Repour All）

5. 制造规则与电气规则的边界混淆

许多"规则失效"问题源于混淆了制造规则（Manufacturing）和电气规则（Electrical）的不同作用域：

核心区别对比：

典型配置错误：

1. 将阻焊桥间距设置在Electrical规则组（应属Manufacturing）
2. 阻抗控制规则误用Physical约束而非Electrical约束
3. 丝印重叠检查未从Manufacturing规则组启用

复合规则验证流程：

1. 创建测试板边距违规（<0.2mm）
2. 分别运行：
   • 仅Electrical规则检查
   • 仅Manufacturing规则检查
3. 对比报告差异
4. 调整规则分组并重复测试

经验法则：涉及物理尺寸、加工精度的规则应归入Manufacturing组

规则有效性验证体系

要建立可靠的DRC防护网，需要实施三级验证机制：

1. 即时验证（设计过程中）

• 使用"规则调试"高亮显示（Shift+单击规则）
• 对关键网络执行"规则应用查询"（右键网络→Properties）
• 实时观察状态栏的规则提示

2. 阶段验证（模块完成时）

# 导出规则应用报告 File → Export → Rule Application Report # 生成可视化的规则覆盖热图 Tools → Preferences → PCB Editor → Display → Rule Application Overlay

3. 终局验证（出图前）

• 创建DRC验证矩阵（Excel模板示例）：

这套体系不仅能捕捉配置错误，还能发现规则本身的不合理设置。建议将验证过程纳入设计检查表（Checklist），特别是对复用规则库的情况。