Ka波段SIW接收机设计：实现立方星高速星间通信

1. 项目概述与核心挑战

在小型卫星，尤其是立方星（CubeSat）领域，实现高速、可靠的星间通信一直是个棘手的难题。传统的解决方案要么成本高昂，要么在体积、重量和功耗上难以满足CubeSat的严苛限制。我们团队最近完成的一个项目，就是针对这个痛点，设计了一款工作在Ka波段（27.5-30 GHz）的接收机前端，专门用于低轨（LEO）立方星与地球静止轨道（GEO）卫星之间的高速数据中继链路。

这个项目的核心目标很明确：在CubeSat有限的1U（10x10x10 cm³）体积和几瓦的功率预算内，实现高达100 Mbps的数据传输速率。听起来像是天方夜谭？毕竟Ka波段意味着更高的路径损耗和更苛刻的射频性能要求。但我们通过两个关键技术创新，让这个目标成为了现实：一是采用基片集成波导（SIW）技术来构建高性能的镜像抑制滤波器，并巧妙解决电路稳定性问题，从而省去了笨重的金属屏蔽腔体；二是引入了一套创新的噪声注入校准电路，让接收机在太空环境中也能“自检”，实时监控增益变化，这对于大量使用商用现货（COTS）器件的低成本系统来说，是保障长期在轨可靠性的生命线。

2. 系统架构与链路预算分析

2.1 任务场景与链路预算拆解

要设计接收机，首先得搞清楚它要面对什么样的通信环境。我们的应用场景是LEO CubeSat（假设轨道高度800公里）与GEO卫星（距离约35000公里）之间的下行链路。GEO卫星配备70厘米口径的可转向抛物面天线，发射功率25瓦。CubeSat这边，我们考虑了两种天线方案：40厘米和20厘米口径的可展开抛物面天线。

链路预算是所有射频设计的起点。根据弗里斯传输公式，我们详细计算了在28.75 GHz中心频率下的接收功率。计算中考虑了天线效率（60%）、GEO端输出谐波抑制滤波器和环行器带来的1 dB插入损耗等实际因素。结果如下表所示：

接下来是噪声底的计算。接收机指向冷空（约3K宇宙微波背景），但天线物理温度（假设273K）和效率共同决定了等效噪声温度。我们估算天线噪声温度约为110K，对应的输入噪声谱密度为-171 dBm/Hz。假设接收机噪声系数为4 dB，信号带宽为50 MHz，那么接收机的噪声底约为-94 dBm。

将接收功率与噪声底相比，我们得到了载噪比（C/N）：对于40厘米天线方案约为8.2 dB，对于20厘米方案约为2.3 dB。根据香农定理，这分别对应着约146 Mbps和72 Mbps的理论信道容量。这意味着，即使使用较小的20厘米天线，在QPSK调制下实现100 Mbps速率也面临挑战，但通过更高效的编码（如DVB-S2标准）和理想的链路条件，仍是可能的目标。这个预算为我们前端的设计指标——尤其是增益和噪声系数——定下了基调：我们需要足够高的增益来提升信号电平，同时尽可能低的噪声系数来改善载噪比。

2.2 接收机整体架构设计

基于链路预算，我们确定了如图2（论文中）所示的接收机架构。它主要分为两大子系统：

1. Ka波段射频前端：负责对29 GHz左右的输入信号进行低噪声放大、镜像抑制、下变频至3.7 GHz中频，并进行初步中频放大。
2. 软件定义无线电（SDR）与FPGA调制解调器：负责后续的I/Q解调、模数转换（ADC）以及基带信号处理。

射频前端的具体信号链如下：输入信号首先经过一个可选隔离器（用于改善天线端匹配），然后进入由两级低噪声放大器（LNA）A1和A2组成的放大链。关键在于，在这两级LNA之间，我们插入了一个SIW技术的镜像抑制滤波器F1。这种安排是经过深思熟虑的：第一级LNA（A1）提供了足够的增益以压制后续电路的噪声贡献；紧接着的SIW滤波器则对镜像频率（大约在23-26 GHz）提供高达60-70 dB的抑制，这对于抑制可能来自LEO星上发射机（工作在17.8-20.2 GHz）的带外干扰至关重要，而且因为位于第一级放大之后，滤波器自身的插入损耗对系统总噪声系数影响甚微。

滤波后的信号送入一个次谐波混频器（SHM）。选择次谐波混频器是因为其本振（LO）频率只需是射频频率的一半（约11.90-13.15 GHz），这降低了对本振源相位噪声和频率稳定度的要求，也更容易实现。本振由一个微波锁相环（PLL）合成器产生，确保低相位噪声和灵活的频道选择。混频产生的3.7 GHz中频信号经过一个中频滤波器F2滤除杂散，再由中频放大器A3进行放大，最终输出给后级的SDR进行处理。

整个架构的亮点，除了SIW滤波器的集成，便是那个噪声注入校准电路。它由一个雪崩噪声二极管、一个偏置Tee、一个衰减器和一个定向耦合器组成。通过CPU控制，可以周期性地将已知功率的噪声注入到接收机输入端，通过测量输出噪声功率的变化，利用Y因子法实时计算接收机的总增益。这套自检机制对于在轨监测COTS器件性能退化、确保通信链路可靠性具有不可估量的价值。

3. 核心电路设计与实现细节

3.1 基于SIW技术的镜像抑制滤波器

SIW技术是我们实现小型化、高性能滤波器的关键。它通过在介质基板上下金属层之间打两排金属化过孔，形成了一个类似于传统矩形波导的封闭结构，但完全采用标准的PCB工艺实现，成本低、一致性好、易于集成。

我们设计并加工了两种滤波器：4腔和6腔结构，中心频率均为29.15 GHz。设计基于经典的耦合谐振腔理论，使用RO4350B板材（介电常数3.66，厚度0.254 mm）。6腔滤波器能提供更陡峭的带外抑制。实测结果表明，4腔滤波器的插入损耗为3.6 dB（包含馈线损耗），在23-26 GHz的镜像频带内抑制达到60 dB；6腔滤波器插入损耗为5.6 dB，但带外抑制提升至70 dB。对于我们的应用，需要在滤波器性能（抑制比）和链路预算（插入损耗）之间权衡。考虑到强大的干扰抑制需求，我们最终在LNA中选择了6腔滤波器。

实操心得：SIW滤波器加工注意事项虽然SIW设计理论成熟，但加工精度直接影响性能。过孔直径（d）和间距（s）是关键参数。我们采用s/d ≈ 2的比率来平衡辐射泄漏和加工可行性。将所有设计文件发给PCB厂商时，务必明确要求严格控制过孔的位置和直径公差，最好能提供重要的尺寸标注并强调其敏感性。我们第一次投板就因过孔对位轻微偏差导致中心频率偏移了约200 MHz，不得不进行设计迭代。

3.2 两级LNA的稳定性设计与协同仿真

将高增益的两级LNA（总增益目标>35 dB）和SIW滤波器集成在一块没有金属屏蔽腔的PCB上，最大的挑战就是稳定性。输出信号任何微小的泄漏反馈到输入端，都可能在特定频率下满足振荡条件，导致放大器自激。

我们深入分析了三种主要的寄生耦合路径：

1. PCB层间寄生波导模式：PCB的顶层和底层接地层构成了一个平行板波导。信号可能通过这个“C形波导”（如图4所示）在LNA输出和输入间形成反馈。其截止频率fc ≈ c0/(4w√ϵR)，其中w是顶层接地平面的延伸宽度。通过电磁仿真发现，即使w小至2mm��在Ka波段也可能存在传播模式。因此，我们在布局时刻意最小化了顶层接地铜箔在LNA芯片之间的延伸区域，并围绕关键电路布置了密集的接地过孔阵列，以破坏这种波导结构的形成。
2. SIW侧壁的辐射泄漏：SIW两侧的过孔墙并非理想电壁，会有少量能量辐射出来。根据文献公式，泄漏功率与(s/d)^6.28成反比。这意味着减小过孔间距s能显著降低泄漏。我们采用了双排交错过孔的设计，将等效s值减半，从而将泄漏抑制到可接受的水平（仿真显示低于-50 dB）。
3. 空间辐射耦合：单纯拉大LNA级间距离d可以降低耦合。我们将SIW滤波器置于两级LNA之间，自然提供了约30mm的间隔，这比简单并排放置两个芯片有效得多。

为了定量评估稳定性，我们建立了一个协同仿真流程：首先，在电磁仿真软件（如CST）中建立包含SIW滤波器、传输线、焊盘及接地过孔结构的完整PCB模型，并在LNA芯片的输入/输出端口位置设置内部端口。提取这个无源网络的6端口S参数。然后，将芯片供应商提供的LNA裸片S参数（这里是Analog Devices的HMC1040和HMC566）与PCB的S参数网络进行级联，在电路仿真软件（如ADS）中进行整体仿真。这样不仅能得到增益、回波损耗等频响，更能直接计算稳定性因子μ。根据Rollet准则，μ > 1 意味着无条件稳定。我们的仿真结果（如图7所示）显示，在整个频带内μ均大于1，验证了设计的稳定性。

3.3 噪声注入校准电路的精确建模

噪声校准电路的目的是在轨注入一个已知的、稳定的过量噪声比（ENR）。我们选用NoiseCom的NC406雪崩噪声二极管。然而，二极管本身的ENR在Ka波段高达29 dB，直接注入会导致接收机饱和。因此，我们串联了一个Analog Devices的HMC655 6 dB衰减器，并使用一个20 dB的定向耦合器将衰减后的噪声耦合进主链路。

传统的做法是查阅二极管和衰减器的数据手册进行估算，但这不够精确。我们创新性地将二极管的SPICE小信号噪声模型与衰减器的实测S参数矩阵在CAD软件中进行级联仿真，直接计算整个噪声源模块的ENR随频率的变化。如图3所示，仿真显示在27.5-30 GHz范围内，ENR从23.4 dB平滑下降到22.2 dB。这种基于电路模型的仿真方法，首次实现了对包含衰减器在内的完整噪声源性能的准确预测，为高精度的在轨增益校准奠定了基础。

校准过程由CPU控制：先关闭噪声二极管，测量接收机输出噪声功率Noff；然后开启二极管，测量输出噪声功率Non。接收机总增益Grx可通过Y因子法公式计算：Grx = (Non - Noff) / (kB * C * ENR * T0 * B)。其中C是耦合系数，B是等效噪声带宽。这个增益值可以与预设的标称值比较，从而判断前端性能是否退化。

4. 原型机制作与实测性能

4.1 LNA板级实现与测试

我们将设计转化为实物。LNA板采用RO4350B板材，第一级使用HMC1040，第二级使用HMC566。选择这两款芯片是因为它们的增益频率特性可以互补：HMC1040在27.5-30 GHz范围内增益下降约2 dB，而HMC566增益上升近2 dB，从而在带内获得较为平坦的增益响应。6腔SIW滤波器被集成在两颗芯片之间。电源方面，第一级工作电压2.5V，电流70mA；第二级3V，82mA，总功耗约0.42W。

测试分为两步：首先使用矢量网络分析仪（VNA）测量S参数，然后用Y因子法测量噪声系数。测试系统如图11所示，使用Keysight的346C噪声源和R&S的频谱分析仪。

实测结果令人满意（图12，13）：

• 增益：在29.15 GHz处达到峰值增益38.5 dB。
• 噪声系数：在29.15 GHz处为2.8 ± 0.6 dB（此值已包含测试用2.92mm接头的损耗，约0.5 dB）。
• 镜像抑制：在20-23 GHz范围内优于80 dBc。
• 稳定性：从实测S参数提取的μ因子在整个频段均大于1（图14），证实了无条件稳定。

4.2 下变频器与整机联调

下变频器板同样被设计成符合1U CubeSat的尺寸。它包含次谐波混频器、本振PLL合成器、3.7 GHz中频链以及一个模拟自动增益控制（AGC）环路。AGC由电压控制衰减器（VCA）和RMS功率检测器构成，用于在输入信号动态范围变化时保持中频输出功率稳定。

将LNA板与下变频器板连接，构成完整的Ka波段前端。在连续波（CW）测试中，输入28.91 GHz信号，测得整体转换功率增益约为80 dB（当AGC闭合时，由于宽带噪声被反馈控制，增益比LNA与下变频器增益之和略低6 dB）。AGC的门限约为-65 dBm输入功率，能将输出中频功率稳定在-13 dBm左右。

最关键的系统级测试是测量整机的输入参考噪声谱密度。我们将前端输入端接50欧姆负载，测量输出噪声谱密度为-93.5 dBm/Hz（已修正线损）。减去80 dB的增益，得到输入参考噪声谱密度为-173.5 dBm/Hz。这与我们根据2.8 dB噪声系数计算出的理论值（-171.2 dBm/Hz）在实验误差范围内吻合，充分验证了前端优异的噪声性能。

5. 设计总结与横向对比

我们将这款接收机前端与已发表的其他用于航天领域的K/Ka波段接收机进行了对比（如表2所示）。我们的设计在增益（80 dB）上具有明显优势，噪声系数（2.8 dB）与主流设计持平，而功耗（3.2 W）相比某些设计降低了超过50%。更重要的是，我们通过SIW技术和精心的稳定性设计，实现了无需金属屏蔽腔的高集成度，显著减少了质量、体积和硬件成本。

回顾整个项目，最大的挑战并非单一器件的性能，而是如何在有限的空间内，将多个高性能模块集成并确保其稳定、可靠地协同工作。SIW技术提供了高性能滤波与集成化解决方案，而噪声注入校准则为在轨健康管理提供了眼睛。这两项技术的结合，使得基于低成本COTS器件构建高性能、高可靠性的CubeSat星间链路接收机成为可能。

这个设计为未来立方星星座的高速数据中继提供了一种切实可行的硬件方案。它证明，通过创新的架构设计和深入的物理层理解，我们完全可以在严苛的Size， Weight and Power（SWaP）限制下，突破传统卫星通信的边界。