一、第一个版本本版本实现了功能完成了C综合C仿真RTL仿真。但是资源报表了。可以看到LUT用了95%了太残暴了一个模块榨干了整个FPGA资源这个太离谱了。得进行优化设计了这个是latency可以看到还行。二、第二个优化版本1.优化过程中出现数组越界ERROR: [XFORM 203-103] Cannot partition array win_buf.V: array access out of bound .ERROR: [HLS 200-70] Pre-synthesis failed.command ap_source returned error codewhile executing2.优化过后资源几乎没有变化资源和latency都没有任何变化。三、第三个版本优化latency翻倍了但是资源降维打击了。上述第一个版本和第二个版本仿真一个小图还行要是仿真大图的话由于资源已经爆了所以rtl仿真特别慢等着非常难受仿真了一晚上才仿真完成。第三个版本资源优化了后很快就仿真完成了大概五六分钟就仿真完成了。
