2026 年 5 月 25 日在上海举办的国际电路与系统研讨会ISCAS 2026上华为董事、半导体业务部总裁何庭波正式发表韬τ定律提出以 “时间缩微” 替代传统 “几何缩微”通过逻辑折叠等核心技术为半导体产业突破摩尔定律瓶颈提供新范式。一、核心背景摩尔定律陷入双重困境过去数十年半导体行业遵循摩尔定律核心是 “几何缩微”—— 通过缩小晶体管物理尺寸、提升单位面积晶体管数量来提升性能。但当前该路径已逼近极限物理极限制程逼近 2 纳米及以下时量子隧穿效应、漏电问题凸显电子控制难度激增。经济极限先进制程如 3 纳米晶圆厂投资超 200 亿美元成本红利消退仅少数企业能承担。需求矛盾AI、大模型等算力需求呈指数级增长与制程放缓形成 “剪刀差”。二、韬τ定律核心是 “时间缩微”“韬τ” 源自电路理论的时间常数代表信号切换状态的基础耗时τ 越小电路运行越快。韬定律核心主张替代逻辑以时间缩微压缩信号时延替代 “几何缩微”缩小晶体管尺寸系统性降低 τ等效提升晶体管密度与性能。核心目标构建器件、电路、芯片、系统四层协同优化体系预计 2031 年高端芯片晶体管密度达等效 1.4 纳米制程水平。实践基础华为过去 6 年已量产381 款遵循韬定律的芯片技术路径成熟。三、关键技术逻辑折叠Logic Folding逻辑折叠是实现韬定律的核心突破传统二维平面布局从电路层面重构设计传统瓶颈平面布局下芯片规模扩大时关键信号传输路径变长延迟、功耗飙升。折叠原理将平面电路 “折叠” 为多层结构缩短关键模块物理距离把长路径转为短路径大幅减少信号延迟与功耗。四层优化体系器件层优化晶体管与互连材料降低电阻、寄生电容。电路层逻辑折叠缩短走线提升晶体管密度。芯片层软硬件全栈协同动态调度资源。系统层重构互联协议如零取总线降低通信延迟。四、落地规划麒麟芯片率先搭载2026 年秋季新一代麒麟手机芯片完整采用逻辑折叠技术CPU 性能核心频率达 3.1GHz性能大幅提升。后续路线2027 年麒麟频率 3.39GHz。2028 年麒麟频率 3.71GHz。2029 年麒麟频率突破 4GHz。长期愿景3-5 年内麒麟 SoC 效率提升 1 倍以上2035 年 AI 硬件集成度增长 100 倍以上。五、行业意义换道超车的中国方案突破限制在 EUV 光刻机、先进制程受限背景下不依赖极限制程通过设计创新在 14/7nm 等成熟工艺上实现等效先进制程性能。范式革新非取代摩尔定律而是补充几何缩微为全球半导体提供 “第三条路径”重塑产业格局。开放合作华为称 “未来属于开放合作”期待与全球伙伴协同推动半导体产业持续发展。
