034 高速信号布局要点去年做一块DDR3板子，板子回来调试，发现读写数据偶尔出错，频率不高但随机出现。用示波器抓时钟和数据线，波形看着还行，眼图也勉强能过。折腾了两天，最后发现是地址线走线绕等长的时候，绕线间距太近，串扰把信号边沿搞毛了。改了一版，问题消失。从那以后，我对高速信号布局的敬畏心又多了几分。信号完整性的第一道防线：参考平面很多人画高速信号，第一反应是“走线要短”，这没错，但更关键的是“走线要有连续的回流路径”。高速信号的本质是电磁波在传输线中传播，电流从驱动端流出，必须经过参考平面流回源端。如果参考平面被割裂，回流路径被迫绕道，就会形成大的电流环路，产生共模辐射和信号质量问题。参考平面必须完整，这句话我重复一万遍都不嫌多。DDR走线、PCIe、USB3.0、千兆以太网，这些信号层下面紧邻的必须是完整的地平面或电源平面。电源平面也可以作为参考平面，前提是电源平面本身足够完整、噪声足够低。实际项目中，我习惯把高速信号层紧贴地平面，电源平面放在另一侧，这样信号的回流路径最短、最干净。有个常见坑：多层板内层分割。比如板子上同时有3.3V和1.8V电源，内层电源平面被分割成两块。如果高速信号跨越了这两个电源区域之间的缝隙，回流电流就得绕个大圈，信号质量直接崩掉。别让高速信号跨越分割的参考平面，实在避不开，就在跨越处加缝合电容，给回流电流搭一座桥。走线拓扑与阻抗控制高速信号走线，阻抗控制是基本功。单端信号50Ω，差分信号100Ω，这是标准值。但阻抗不是算出来就完事，
