1. 双核工程里内存分配为什么比单核难搞TMS320F28377D这颗芯片在电力电子和电机控制圈子里出镜率极高200MHz主频、双C28x核、还有两个CLA协处理器算力放在实时控制场景里相当充裕。但很多人第一次从单核F28335或者F280049迁移过来的时候最容易翻车的地方不是算法移植而是内存分配。单核工程里你只需要关心一块RAM够不够用双核工程里你要同时回答四个问题这段代码归哪个核跑、这个变量放在哪块物理内存、两个核怎么访问同一块内存而不打架、CMD文件怎么描述这些布局。我见过太多项目在调试阶段出现莫名其妙的变量被改写、DMA搬运数据错位、CPU2跑飞进ESR追根溯源最后都落到CMD文件的段分配上。F28377D的存储资源看起来很多——1MB Flash、204KB RAM分成了M0/M1/LS/GS/D01/D1等多个块但每块RAM的归属和访问权限是有硬性约束的。比如M0和M1默认是CPU1的私有RAMCPU2根本访问不到GS0到GS15这16块全局共享RAM才是两个核真正能共享的区域。如果你把CPU2的代码段分配到M1里链接阶段可能不报错但运行起来CPU2取指就会出问题。所以这篇内容我打算从CMD文件的段映射机制讲起把F28377D双核工程的内存分配逻辑拆开然后给出几套经过实际项目验证的分配方案最后聊聊怎么在资源紧张的时候做优化。适合正在用F28377D做双核开发、或者准备从单核迁移到双核的嵌入式工程师参考。不管你是刚接触CMD文件的新手还是已经写过几版链接脚本但总觉得分配不够优雅的老手应该都能从里面找到能直接用的东西。2. F28377D的物理内存地图与访问权限约束2.1 各RAM块的归属关系F28377D的RAM不是一整块连续空间而是被切成了多个独立块每块有自己的地址范围和访问主体。搞双核开发之前这张表必须刻在脑子里RAM块地址范围大小默认归属CPU2可访问M00x000000-0x0003FF1K x 16CPU1否M10x000400-0x0007FF1K x 16CPU1否LS0-LS50x008000-0x00FFFF每块4K共享是GS0-GS150x0C0000-0x0FFFFF每块4K共享是D010x010000-0x011FFF8KCPU1否D10x012000-0x013FFF8KCPU1否这里有个容易踩的坑LS0到LS5虽然叫本地共享但它们是CPU1和CPU2都能访问的和GS块的区别在于LS块离CPU子系统更近访问延迟略低。实际项目里我一般把两个核都要频繁读写的数据放在LS块把大块缓冲区放在GS块。M0和M1的私有属性是硬件决定的不是软件配置能改的。CPU2的复位向量默认从GS0的特定地址取所以CPU2的启动代码必须放在GS块里。这一点在写CMD文件时如果搞错现象是CPU1正常跑、CPU2完全没反应用调试器连上去看PC指针停在0x000000附近。2.2 共享内存的仲裁机制两个核同时访问同一块GS RAM的时候硬件有一个仲裁器来决定谁先谁后。这个仲裁是按周期轮转的不会出现某个核被永久饿死的情况但会带来访问延迟的不确定性。如果你的实时控制环路对时序要求极严比如PWM中断里要在固定周期内完成所有计算那共享内存的访问延迟就必须算进预算里。我的做法是中断服务程序里的关键变量尽量放在本核私有RAM或者LS块GS块只用来放核间通信的邮箱、大块ADC采样缓冲区这类对单次访问延迟不敏感的数据。如果确实需要在中断里读共享数据提前在后台循环里把数据搬到私有RAM中断里只读私有副本。2.3 Flash与RAM的取指差异F28377D的Flash访问需要配置等待周期200MHz下通常要设5个等待周期而RAM是零等待。双核工程里如果两个核都从Flash取指Flash控制器要同时服务两个核的取指请求效率会明显下降。所以CPU2的频繁执行代码建议搬到RAM里跑这也是CMD文件里要把部分段从Flash复制到RAM的原因。具体做法是在CMD里定义ramfuncs段把中断服务程序和核心算法函数放进去然后在启动代码里调用memcpy把Flash里的原始数据搬到RAM。这个复制过程必须在CPU2启动之前由CPU1完成否则CPU2可能取到还没搬完的代码。3. CMD文件里那些段到底该怎么摆3.1 段的分类与优先级CMD文件的核心工作是把编译器产生的各个段section映射到具体的物理内存地址。F28377D双核工程里常见的段可以分成几类代码段.text主代码、ramfuncs需要搬到RAM运行的代码数据段.cinit全局变量初值、.bss未初始化全局变量、.const常量、.stack栈、.ebss大数组双核专用段MSGRAM_CPU_TO_CPU核间通信、MSGRAM_CPU1_TO_CPU2、MSGRAM_CPU2_TO_CPU1分配优先级我的经验是栈和关键数据段优先放私有RAM代码段按执行频率决定放Flash还是RAM大缓冲区放GS块核间通信段单独划一块GS并加保护。3.2 一个可复用的双核CMD骨架下面这个CMD结构是我在多个F28377D项目里迭代出来的CPU1和CPU2各有一份共享部分通过-l链接同一个内存定义文件MEMORY { RAMM0M1 : origin 0x000000, length 0x000800 RAMLS0LS5 : origin 0x008000, length 0x008000 RAMGS0GS15 : origin 0x0C0000, length 0x040000 FLASH : origin 0x080000, length 0x100000 CPU1TOCPU2 : origin 0x0C0000, length 0x000800 CPU2TOCPU1 : origin 0x0C0800, length 0x000800 } SECTIONS { .text : FLASH ramfuncs : LOAD FLASH, RUN RAMLS0LS5 .cinit : FLASH .stack : RAMM0M1 .bss : RAMLS0LS5 .const : FLASH MSGRAM_CPU1_TO_CPU2 : CPU1TOCPU2 MSGRAM_CPU2_TO_CPU1 : CPU2TOCPU1 }关键点在于ramfuncs的LOAD和RUN分离写法。LOAD指定Flash里的存储位置RUN指定运行时的RAM地址链接器会自动计算复制所需的源地址和目标地址启动代码里用memcpy搬就行。3.3 核间通信段的保护CPU1和CPU2通过GS RAM里的邮箱区域通信时必须防止两个核同时写同一块区域。硬件层面没有互斥锁需要软件配合。我的做法是在CMD里给每个方向单独划一段CPU1只写CPU1TOCPU2段CPU2只读这段反过来CPU2只写CPU2TOCPU1段CPU1只读。这样从内存布局上就避免了写冲突。如果通信数据量比较大比如要传一个512点的FFT结果那就需要更大的共享缓冲区。这时候我会在GS块里划出专门的区域用GS0_CPU1_ACCESS和GS0_CPU2_ACCESS这样的段名区分配合IPC处理器间通信模块的flag机制做同步。4. 从链接报错到运行异常的排查链路4.1 链接阶段的典型报错CMD文件写错最先暴露在链接阶段。最常见的报错是placement fails for object .text, size 0xXXXX意思是某个段放不下。这时候不要急着改CMD先用--map_file选项生成map文件看看各段实际占用了多少空间。我遇到过好几次是.const段因为加了大量字符串常量膨胀到几十KB把Flash占满了这时候要么精简常量要么把部分常量搬到GS RAM。另一个报错是section ramfuncs overlaps with MSGRAM_CPU1_TO_CPU2这是段地址范围重叠。F28377D的GS块地址是连续的如果两个段的origin和length加起来超过了GS的总大小就会重叠。解决办法是在MEMORY定义里给每个段留足空间并且用ALIGN关键字保证对齐。4.2 运行阶段的诡异现象链接通过不代表运行正常。我踩过最深的坑是CPU2的栈指针初始化到了M1区域链接器不报错但CPU2一执行函数调用就进ESR。原因是M1是CPU1私有RAMCPU2写不进去栈操作直接触发访问违例。排查这类问题的方法是在CPU2启动代码里加一段内存自检往栈顶和栈底各写一个已知值读回来比对。如果读回的值不对说明这块RAM CPU2访问不了。这个自检代码很短但能省下大量调试时间。还有一种现象是变量值莫名其妙被改写。这通常是两个核的.bss段分配到了同一块RAM。CMD文件里如果CPU1和CPU2用了相同的段名和地址链接器不会报错但运行时两个核的全局变量会互相覆盖。解决办法是CPU1和CPU2的CMD文件里私有数据段必须用不同的地址范围共享数据段才用相同地址。4.3 用map文件做内存审计每次改完CMD文件我都会习惯性看一眼map文件里的内存使用汇总。map文件末尾会列出每个MEMORY区域的使用量和剩余量如果某个区域剩余不足10%就要考虑优化了。下面是一个典型的map汇总片段MEMORY CONFIGURATION name origin length used unused attr RAMM0M1 00000000 00000800 00000600 00000200 RW RAMLS0LS5 00008000 00008000 00007000 00001000 RW RAMGS0GS15 000C0000 00040000 00020000 00020000 RW FLASH 00080000 00100000 00080000 00080000 R从这张表能快速判断哪块内存紧张。RAMM0M1只剩512字说明栈和关键变量快放不下了得考虑把部分变量挪到LS块。5. 资源紧张时的内存优化手段5.1 把常量从Flash搬到RAM的取舍Flash里的常量读取需要等待周期如果某个常量在中断里被高频访问比如PID参数表把它搬到RAM能减少取指延迟。但RAM总量有限不能什么都搬。我的判断标准是中断里每次执行都会读的常量搬后台循环里偶尔读的不搬。具体操作是在CMD里定义一个const_ram段把需要搬的常量用#pragma DATA_SECTION指定到这个段然后在启动代码里复制。注意复制时机要在使用这些常量的代码执行之前。5.2 大数组的分块与复用ADC采样缓冲区、FFT中间结果这类大数组是内存消耗大户。F28377D的GS块总共256KB如果每个功能模块都申请独立缓冲区很快就用完了。我的做法是让多个模块复用同一块缓冲区前提是它们的执行时间不重叠。比如ADC采样在PWM中断里做FFT在后台循环里做两者不会同时用缓冲区就可以共用。实现方式是在CMD里只定义一个big_buffer段各模块通过指针访问由调度逻辑保证互斥。这样能把缓冲区需求从几块降到一块。5.3 栈大小的精确估算栈溢出是双核工程里最隐蔽的问题之一。栈太小会覆盖相邻变量太大又浪费RAM。我的估算方法是统计所有函数调用链的最大深度乘以每个栈帧的平均大小再留50%余量。F28377D的C28x核每个栈帧大约4到8个字如果最深调用链有10层栈大小设256字通常够用。但中断嵌套会额外消耗栈。如果一个高优先级中断打断了低优先级中断栈要能容纳两层中断的上下文。所以最终栈大小 主循环最大深度 中断嵌套层数 x 中断上下文大小 余量。5.4 用CLA卸载CPU的内存压力F28377D的两个CLA协处理器有自己的寄存器和内存空间把部分计算任务卸载到CLA上能减少CPU的代码量和数据量。比如把电流环的PI计算放到CLA里跑CPU只负责给CLA传参数和取结果这样CPU的.text和.bss都能瘦身。CLA和CPU之间的数据交换通过特定的CLA消息RAM进行这部分RAM在CMD里要单独分配。注意CLA消息RAM的地址是固定的不能随意映射到其他区域。6. 几个实际项目里的分配方案参考6.1 电机控制双核方案一个典型的电机控制项目里CPU1负责PWM生成和ADC采样CPU2负责速度环和位置环计算。内存分配是这样的CPU1的.text放Flashramfuncs放LS0-LS2栈放M0M1CPU2的.text放Flashramfuncs放LS3-LS5栈放GS0ADC采样缓冲区放GS1-GS4两个核都能访问核间通信邮箱放GS5CPU1写CPU2读PID参数表放LS0CPU1和CPU2都能读这个方案的关键是把两个核的栈分开放CPU1用私有M0M1CPU2用GS0。因为CPU2访问不了M0M1只能放GS块。6.2 电力电子双核方案电力电子项目里CPU1做电网同步和PLLCPU2做功率计算和保护逻辑。这个场景下数据交换量大共享内存需求高两个核的代码都放Flash只有中断服务程序搬到RAM电网电压电流采样值放GS0-GS7每周期更新功率计算结果放GS8-GS11保护阈值和状态标志放LS0-LS1核间通信邮箱放GS15这个方案里GS块用了大半剩余空间要留给后续功能扩展。如果GS不够用可以考虑把历史数据存到外部RAM但F28377D的EMIF接口访问速度比片内RAM慢不适合放实时数据。6.3 通信网关双核方案如果F28377D用作通信网关CPU1跑协议栈CPU2跑数据转发内存分配又不一样协议栈代码量大.text放Flash频繁调用的解析函数搬RAM数据包缓冲区放GS块用环形队列管理协议栈状态机变量放私有RAM核间通信用一个大的共享缓冲区加信号量这个场景下Flash占用是主要矛盾因为协议栈代码通常几百KB。优化手段包括开启编译器优化等级、删除未使用的库函数、把不常用的功能做成条件编译。7. 调试双核内存问题的几个实用技巧7.1 用CCS的内存浏览器验证布局Code Composer Studio的内存浏览器能直接查看任意地址的内容。调试双核内存问题时我会在两个核的代码里分别往约定地址写特征值然后用内存浏览器确认写入是否成功、是否被对方覆盖。这个方法比看map文件更直接能发现链接器没报出来的运行时冲突。7.2 给关键变量加哨兵值在共享缓冲区的头尾各放一个已知的哨兵值比如0xDEADBEEF。程序运行一段时间后检查哨兵值是否还在如果被改写说明发生了缓冲区溢出。这个方法对排查数组越界特别有效。7.3 用IPC flag做同步而不是延时两个核之间同步数据时新手容易用延时等待比如CPU1写完数据后延时几个周期再让CPU2读。这种做法在实验室能跑通现场环境一变就出问题。正确做法是用IPC模块的flag机制CPU1写完数据后置flagCPU2轮询flag再读。F28377D的IPC有32个flag足够应付大多数同步需求。7.4 注意编译器优化对内存布局的影响开启高等级优化后编译器可能会把某些变量优化到寄存器里导致你预期的内存布局发生变化。如果某个变量必须放在特定地址用volatile关键字修饰防止编译器优化掉。另外#pragma DATA_SECTION指定的段在优化后仍然有效但段内变量的顺序可能变不要依赖变量间的相对地址。8. 写在最后的一点个人体会F28377D双核工程的内存分配说到底是在资源约束和访问效率之间找平衡。CMD文件只是描述这个平衡的工具真正重要的是你对自己代码行为的理解——哪些数据在什么时间被哪个核访问、访问频率多高、能不能容忍延迟。把这些想清楚了CMD文件自然就写对了。我刚开始做双核项目的时候总想着一次把CMD写完美结果改来改去反而容易引入新问题。后来学乖了先用一个最保守的方案把工程跑起来所有段都放Flash和默认RAM然后根据map文件和实际性能逐步调整。每次只改一个段的分配改完跑一遍完整测试确认没问题再改下一个。这样虽然慢一点但不会出现改了一堆地方最后不知道哪个改动导致的问题。还有一点双核工程的CMD文件最好用版本管理工具管起来每次改动都记清楚改了什么、为什么改。因为内存分配问题往往在项目后期才暴露那时候回头查几个月前的改动没有记录根本想不起来当时为什么那么分配。
F28377D双核工程内存分配与CMD文件实战指南
1. 双核工程里内存分配为什么比单核难搞TMS320F28377D这颗芯片在电力电子和电机控制圈子里出镜率极高200MHz主频、双C28x核、还有两个CLA协处理器算力放在实时控制场景里相当充裕。但很多人第一次从单核F28335或者F280049迁移过来的时候最容易翻车的地方不是算法移植而是内存分配。单核工程里你只需要关心一块RAM够不够用双核工程里你要同时回答四个问题这段代码归哪个核跑、这个变量放在哪块物理内存、两个核怎么访问同一块内存而不打架、CMD文件怎么描述这些布局。我见过太多项目在调试阶段出现莫名其妙的变量被改写、DMA搬运数据错位、CPU2跑飞进ESR追根溯源最后都落到CMD文件的段分配上。F28377D的存储资源看起来很多——1MB Flash、204KB RAM分成了M0/M1/LS/GS/D01/D1等多个块但每块RAM的归属和访问权限是有硬性约束的。比如M0和M1默认是CPU1的私有RAMCPU2根本访问不到GS0到GS15这16块全局共享RAM才是两个核真正能共享的区域。如果你把CPU2的代码段分配到M1里链接阶段可能不报错但运行起来CPU2取指就会出问题。所以这篇内容我打算从CMD文件的段映射机制讲起把F28377D双核工程的内存分配逻辑拆开然后给出几套经过实际项目验证的分配方案最后聊聊怎么在资源紧张的时候做优化。适合正在用F28377D做双核开发、或者准备从单核迁移到双核的嵌入式工程师参考。不管你是刚接触CMD文件的新手还是已经写过几版链接脚本但总觉得分配不够优雅的老手应该都能从里面找到能直接用的东西。2. F28377D的物理内存地图与访问权限约束2.1 各RAM块的归属关系F28377D的RAM不是一整块连续空间而是被切成了多个独立块每块有自己的地址范围和访问主体。搞双核开发之前这张表必须刻在脑子里RAM块地址范围大小默认归属CPU2可访问M00x000000-0x0003FF1K x 16CPU1否M10x000400-0x0007FF1K x 16CPU1否LS0-LS50x008000-0x00FFFF每块4K共享是GS0-GS150x0C0000-0x0FFFFF每块4K共享是D010x010000-0x011FFF8KCPU1否D10x012000-0x013FFF8KCPU1否这里有个容易踩的坑LS0到LS5虽然叫本地共享但它们是CPU1和CPU2都能访问的和GS块的区别在于LS块离CPU子系统更近访问延迟略低。实际项目里我一般把两个核都要频繁读写的数据放在LS块把大块缓冲区放在GS块。M0和M1的私有属性是硬件决定的不是软件配置能改的。CPU2的复位向量默认从GS0的特定地址取所以CPU2的启动代码必须放在GS块里。这一点在写CMD文件时如果搞错现象是CPU1正常跑、CPU2完全没反应用调试器连上去看PC指针停在0x000000附近。2.2 共享内存的仲裁机制两个核同时访问同一块GS RAM的时候硬件有一个仲裁器来决定谁先谁后。这个仲裁是按周期轮转的不会出现某个核被永久饿死的情况但会带来访问延迟的不确定性。如果你的实时控制环路对时序要求极严比如PWM中断里要在固定周期内完成所有计算那共享内存的访问延迟就必须算进预算里。我的做法是中断服务程序里的关键变量尽量放在本核私有RAM或者LS块GS块只用来放核间通信的邮箱、大块ADC采样缓冲区这类对单次访问延迟不敏感的数据。如果确实需要在中断里读共享数据提前在后台循环里把数据搬到私有RAM中断里只读私有副本。2.3 Flash与RAM的取指差异F28377D的Flash访问需要配置等待周期200MHz下通常要设5个等待周期而RAM是零等待。双核工程里如果两个核都从Flash取指Flash控制器要同时服务两个核的取指请求效率会明显下降。所以CPU2的频繁执行代码建议搬到RAM里跑这也是CMD文件里要把部分段从Flash复制到RAM的原因。具体做法是在CMD里定义ramfuncs段把中断服务程序和核心算法函数放进去然后在启动代码里调用memcpy把Flash里的原始数据搬到RAM。这个复制过程必须在CPU2启动之前由CPU1完成否则CPU2可能取到还没搬完的代码。3. CMD文件里那些段到底该怎么摆3.1 段的分类与优先级CMD文件的核心工作是把编译器产生的各个段section映射到具体的物理内存地址。F28377D双核工程里常见的段可以分成几类代码段.text主代码、ramfuncs需要搬到RAM运行的代码数据段.cinit全局变量初值、.bss未初始化全局变量、.const常量、.stack栈、.ebss大数组双核专用段MSGRAM_CPU_TO_CPU核间通信、MSGRAM_CPU1_TO_CPU2、MSGRAM_CPU2_TO_CPU1分配优先级我的经验是栈和关键数据段优先放私有RAM代码段按执行频率决定放Flash还是RAM大缓冲区放GS块核间通信段单独划一块GS并加保护。3.2 一个可复用的双核CMD骨架下面这个CMD结构是我在多个F28377D项目里迭代出来的CPU1和CPU2各有一份共享部分通过-l链接同一个内存定义文件MEMORY { RAMM0M1 : origin 0x000000, length 0x000800 RAMLS0LS5 : origin 0x008000, length 0x008000 RAMGS0GS15 : origin 0x0C0000, length 0x040000 FLASH : origin 0x080000, length 0x100000 CPU1TOCPU2 : origin 0x0C0000, length 0x000800 CPU2TOCPU1 : origin 0x0C0800, length 0x000800 } SECTIONS { .text : FLASH ramfuncs : LOAD FLASH, RUN RAMLS0LS5 .cinit : FLASH .stack : RAMM0M1 .bss : RAMLS0LS5 .const : FLASH MSGRAM_CPU1_TO_CPU2 : CPU1TOCPU2 MSGRAM_CPU2_TO_CPU1 : CPU2TOCPU1 }关键点在于ramfuncs的LOAD和RUN分离写法。LOAD指定Flash里的存储位置RUN指定运行时的RAM地址链接器会自动计算复制所需的源地址和目标地址启动代码里用memcpy搬就行。3.3 核间通信段的保护CPU1和CPU2通过GS RAM里的邮箱区域通信时必须防止两个核同时写同一块区域。硬件层面没有互斥锁需要软件配合。我的做法是在CMD里给每个方向单独划一段CPU1只写CPU1TOCPU2段CPU2只读这段反过来CPU2只写CPU2TOCPU1段CPU1只读。这样从内存布局上就避免了写冲突。如果通信数据量比较大比如要传一个512点的FFT结果那就需要更大的共享缓冲区。这时候我会在GS块里划出专门的区域用GS0_CPU1_ACCESS和GS0_CPU2_ACCESS这样的段名区分配合IPC处理器间通信模块的flag机制做同步。4. 从链接报错到运行异常的排查链路4.1 链接阶段的典型报错CMD文件写错最先暴露在链接阶段。最常见的报错是placement fails for object .text, size 0xXXXX意思是某个段放不下。这时候不要急着改CMD先用--map_file选项生成map文件看看各段实际占用了多少空间。我遇到过好几次是.const段因为加了大量字符串常量膨胀到几十KB把Flash占满了这时候要么精简常量要么把部分常量搬到GS RAM。另一个报错是section ramfuncs overlaps with MSGRAM_CPU1_TO_CPU2这是段地址范围重叠。F28377D的GS块地址是连续的如果两个段的origin和length加起来超过了GS的总大小就会重叠。解决办法是在MEMORY定义里给每个段留足空间并且用ALIGN关键字保证对齐。4.2 运行阶段的诡异现象链接通过不代表运行正常。我踩过最深的坑是CPU2的栈指针初始化到了M1区域链接器不报错但CPU2一执行函数调用就进ESR。原因是M1是CPU1私有RAMCPU2写不进去栈操作直接触发访问违例。排查这类问题的方法是在CPU2启动代码里加一段内存自检往栈顶和栈底各写一个已知值读回来比对。如果读回的值不对说明这块RAM CPU2访问不了。这个自检代码很短但能省下大量调试时间。还有一种现象是变量值莫名其妙被改写。这通常是两个核的.bss段分配到了同一块RAM。CMD文件里如果CPU1和CPU2用了相同的段名和地址链接器不会报错但运行时两个核的全局变量会互相覆盖。解决办法是CPU1和CPU2的CMD文件里私有数据段必须用不同的地址范围共享数据段才用相同地址。4.3 用map文件做内存审计每次改完CMD文件我都会习惯性看一眼map文件里的内存使用汇总。map文件末尾会列出每个MEMORY区域的使用量和剩余量如果某个区域剩余不足10%就要考虑优化了。下面是一个典型的map汇总片段MEMORY CONFIGURATION name origin length used unused attr RAMM0M1 00000000 00000800 00000600 00000200 RW RAMLS0LS5 00008000 00008000 00007000 00001000 RW RAMGS0GS15 000C0000 00040000 00020000 00020000 RW FLASH 00080000 00100000 00080000 00080000 R从这张表能快速判断哪块内存紧张。RAMM0M1只剩512字说明栈和关键变量快放不下了得考虑把部分变量挪到LS块。5. 资源紧张时的内存优化手段5.1 把常量从Flash搬到RAM的取舍Flash里的常量读取需要等待周期如果某个常量在中断里被高频访问比如PID参数表把它搬到RAM能减少取指延迟。但RAM总量有限不能什么都搬。我的判断标准是中断里每次执行都会读的常量搬后台循环里偶尔读的不搬。具体操作是在CMD里定义一个const_ram段把需要搬的常量用#pragma DATA_SECTION指定到这个段然后在启动代码里复制。注意复制时机要在使用这些常量的代码执行之前。5.2 大数组的分块与复用ADC采样缓冲区、FFT中间结果这类大数组是内存消耗大户。F28377D的GS块总共256KB如果每个功能模块都申请独立缓冲区很快就用完了。我的做法是让多个模块复用同一块缓冲区前提是它们的执行时间不重叠。比如ADC采样在PWM中断里做FFT在后台循环里做两者不会同时用缓冲区就可以共用。实现方式是在CMD里只定义一个big_buffer段各模块通过指针访问由调度逻辑保证互斥。这样能把缓冲区需求从几块降到一块。5.3 栈大小的精确估算栈溢出是双核工程里最隐蔽的问题之一。栈太小会覆盖相邻变量太大又浪费RAM。我的估算方法是统计所有函数调用链的最大深度乘以每个栈帧的平均大小再留50%余量。F28377D的C28x核每个栈帧大约4到8个字如果最深调用链有10层栈大小设256字通常够用。但中断嵌套会额外消耗栈。如果一个高优先级中断打断了低优先级中断栈要能容纳两层中断的上下文。所以最终栈大小 主循环最大深度 中断嵌套层数 x 中断上下文大小 余量。5.4 用CLA卸载CPU的内存压力F28377D的两个CLA协处理器有自己的寄存器和内存空间把部分计算任务卸载到CLA上能减少CPU的代码量和数据量。比如把电流环的PI计算放到CLA里跑CPU只负责给CLA传参数和取结果这样CPU的.text和.bss都能瘦身。CLA和CPU之间的数据交换通过特定的CLA消息RAM进行这部分RAM在CMD里要单独分配。注意CLA消息RAM的地址是固定的不能随意映射到其他区域。6. 几个实际项目里的分配方案参考6.1 电机控制双核方案一个典型的电机控制项目里CPU1负责PWM生成和ADC采样CPU2负责速度环和位置环计算。内存分配是这样的CPU1的.text放Flashramfuncs放LS0-LS2栈放M0M1CPU2的.text放Flashramfuncs放LS3-LS5栈放GS0ADC采样缓冲区放GS1-GS4两个核都能访问核间通信邮箱放GS5CPU1写CPU2读PID参数表放LS0CPU1和CPU2都能读这个方案的关键是把两个核的栈分开放CPU1用私有M0M1CPU2用GS0。因为CPU2访问不了M0M1只能放GS块。6.2 电力电子双核方案电力电子项目里CPU1做电网同步和PLLCPU2做功率计算和保护逻辑。这个场景下数据交换量大共享内存需求高两个核的代码都放Flash只有中断服务程序搬到RAM电网电压电流采样值放GS0-GS7每周期更新功率计算结果放GS8-GS11保护阈值和状态标志放LS0-LS1核间通信邮箱放GS15这个方案里GS块用了大半剩余空间要留给后续功能扩展。如果GS不够用可以考虑把历史数据存到外部RAM但F28377D的EMIF接口访问速度比片内RAM慢不适合放实时数据。6.3 通信网关双核方案如果F28377D用作通信网关CPU1跑协议栈CPU2跑数据转发内存分配又不一样协议栈代码量大.text放Flash频繁调用的解析函数搬RAM数据包缓冲区放GS块用环形队列管理协议栈状态机变量放私有RAM核间通信用一个大的共享缓冲区加信号量这个场景下Flash占用是主要矛盾因为协议栈代码通常几百KB。优化手段包括开启编译器优化等级、删除未使用的库函数、把不常用的功能做成条件编译。7. 调试双核内存问题的几个实用技巧7.1 用CCS的内存浏览器验证布局Code Composer Studio的内存浏览器能直接查看任意地址的内容。调试双核内存问题时我会在两个核的代码里分别往约定地址写特征值然后用内存浏览器确认写入是否成功、是否被对方覆盖。这个方法比看map文件更直接能发现链接器没报出来的运行时冲突。7.2 给关键变量加哨兵值在共享缓冲区的头尾各放一个已知的哨兵值比如0xDEADBEEF。程序运行一段时间后检查哨兵值是否还在如果被改写说明发生了缓冲区溢出。这个方法对排查数组越界特别有效。7.3 用IPC flag做同步而不是延时两个核之间同步数据时新手容易用延时等待比如CPU1写完数据后延时几个周期再让CPU2读。这种做法在实验室能跑通现场环境一变就出问题。正确做法是用IPC模块的flag机制CPU1写完数据后置flagCPU2轮询flag再读。F28377D的IPC有32个flag足够应付大多数同步需求。7.4 注意编译器优化对内存布局的影响开启高等级优化后编译器可能会把某些变量优化到寄存器里导致你预期的内存布局发生变化。如果某个变量必须放在特定地址用volatile关键字修饰防止编译器优化掉。另外#pragma DATA_SECTION指定的段在优化后仍然有效但段内变量的顺序可能变不要依赖变量间的相对地址。8. 写在最后的一点个人体会F28377D双核工程的内存分配说到底是在资源约束和访问效率之间找平衡。CMD文件只是描述这个平衡的工具真正重要的是你对自己代码行为的理解——哪些数据在什么时间被哪个核访问、访问频率多高、能不能容忍延迟。把这些想清楚了CMD文件自然就写对了。我刚开始做双核项目的时候总想着一次把CMD写完美结果改来改去反而容易引入新问题。后来学乖了先用一个最保守的方案把工程跑起来所有段都放Flash和默认RAM然后根据map文件和实际性能逐步调整。每次只改一个段的分配改完跑一遍完整测试确认没问题再改下一个。这样虽然慢一点但不会出现改了一堆地方最后不知道哪个改动导致的问题。还有一点双核工程的CMD文件最好用版本管理工具管起来每次改动都记清楚改了什么、为什么改。因为内存分配问题往往在项目后期才暴露那时候回头查几个月前的改动没有记录根本想不起来当时为什么那么分配。
