简介JEDEC JESD8-21C-01 2022 POD135 标准文档面向数字接口电路设计工程师、芯片验证人员及硬件系统架构师聚焦1.35V伪开漏Pseudo Open DrainI/O接口的电气规范与设计约束。该标准由JEDEC于2022年6月发布是对2019年JESD8-21C版本的修订内容涵盖伪开漏输出端口的工作机理、上拉电阻配置、逻辑状态控制方式以及低电压场景下的功耗与能效优化要求同时明确了不同厂商组件间的互换性判定依据与合规声明条件。资源包共1个PDF文件大小约756KB为可复制文字的官方标准原文便于检索条款、引用参数与二次整理笔记。目前已有292人浏览学习适合需要对照最新行业规范完成接口设计、信号完整性评估或标准符合性审查的读者参考也可作为理解伪开漏I/O与常规开漏差异的入门材料。1. POD135 到底解决了什么从 1.35 V 伪开漏 I/O 的电气困局说起做 DDR3、DDR4 或者 LPDDR 内存控制器的人大概率都遇到过同一个尴尬主控侧 I/O 电压被工艺压到 1.35 V 甚至更低但内存颗粒那边仍然按 1.5 V 的 SSTL 或 POD 电平在收发。直接对接轻则眼图闭合、时序余量被吃掉重则读写误码率飙升高温下直接挂掉。JEDEC 在 JESD8-21C-012022 版里定义的 POD135就是给这个场景准备的一套 1.35 V 伪开漏Pseudo Open DrainI/O 电气规范。它规定了驱动器输出高电平时的戴维南等效、终端匹配方式、输入参考电平 Vref 的取值区间以及接收端在 1.35 V 供电下的判决门限。换句话说它把「主控和 DRAM 之间那根线到底怎么拉、拉到什么电平、什么时候算 1 什么时候算 0」这件事用可复现的参数固定了下来。适合谁看正在做内存 PHY 电气设计、SI 仿真、板级 bring-up或者需要给 GDDR5 类高速接口做电平兼容的工程师。下面从电气模型讲到可复现的仿真与实测步骤。2. POD135 的电气模型与 JESD8-21C-01 关键参数怎么读2.1 伪开漏和推挽、真开漏的本质区别伪开漏的核心是输出高电平时驱动器并不主动把线拉到 VDDQ而是关断上管靠外部终端电阻把线拉高输出低电平时下管导通把线拉到地。这和真开漏的区别在于POD 的接收端仍然需要一个参考电平 Vref 来做单端判决而不是像差分那样靠交叉点。JESD8-21C-01 里对 POD135 的定义把 VDDQ 标称定在 1.35 V终端电阻 RTT 通常取 40 Ω 到 60 Ω 之间接到 VDDQ 或者 VDDQ/2 的戴维南端接上。这样做的直接好处是高电平的驱动电流由终端电阻决定而不是由驱动器上管决定所以输出摆幅对工艺角、温度、电压的敏感度比推挽低得多。代价是静态功耗——只要线在高电平终端电阻上就一直有电流。这也是为什么 POD 类接口在功耗敏感场景里要配合 ODTOn-Die Termination动态开关。2.2 JESD8-21C-01 里必须盯住的几个参数读这份规范不要从头到尾逐字看先抓下面这张表里的量。这些量决定了你的 PHY 能不能和颗粒对上。参数符号典型值POD135说明供电电压VDDQ1.35 V标称容差按规范区间终端电阻RTT40–60 Ω片内或片外决定高电平输入参考电平Vref0.5 × VDDQ 附近单端判决门限输出高电平VOH约 VDDQ × RTT/(RTTRon_pu)受上管导通电阻影响输出低电平VOL约 VDDQ × Ron_pd/(RTTRon_pd)受下管导通电阻影响摆幅VswingVOH − VOL眼高基础规范里对 Vref 的定义不是死值而是一个随 VDDQ 和温度漂移的区间。很多 bring-up 失败就是因为把 Vref 写死成 0.675 V结果在高温下颗粒侧 Vref 跟着内部参考漂了主控侧没跟判决点偏了。2.3 用一段 Python 算清 VOH/VOL 和噪声余量在动手改寄存器之前先用脚本把电气边界算一遍比直接上板调快得多。# pod135_margin.py # 计算 POD135 在给定 Ron 和 RTT 下的 VOH/VOL 与噪声余量 VDDQ 1.35 # 标称供电 RTT 50.0 # 终端电阻欧姆 Ron_pu 45.0 # 上管导通电阻高电平时关断这里用于估算漏电影响 Ron_pd 35.0 # 下管导通电阻 # 高电平上管关断线由 RTT 拉到 VDDQ考虑接收端漏电可忽略 VOH VDDQ * RTT / (RTT Ron_pu) # 近似实际上管关断时接近 VDDQ # 低电平下管导通RTT 与 Ron_pd 分压 VOL VDDQ * Ron_pd / (RTT Ron_pd) Vref 0.5 * VDDQ margin_high VOH - Vref margin_low Vref - VOL print(fVOH{VOH:.3f} V, VOL{VOL:.3f} V) print(fVref{Vref:.3f} V) print(f高电平余量{margin_high*1000:.1f} mV, 低电平余量{margin_low*1000:.1f} mV)这段代码的逻辑是高电平时上管关断线电压主要由 RTT 和上管漏电决定工程上常近似为接近 VDDQ低电平时下管和 RTT 分压。参数说明RTT改大VOH 更接近 VDDQ但低电平会被抬高低电平余量变小Ron_pd改小VOL 更低低电平余量变大。跑一遍就能看出RTT 不是越大越好它同时影响高低两边余量。常见做法是先把 RTT 定在 50 Ω再根据仿真微调。提示规范里的 Vref 区间要按你实际用的颗粒 datasheet 再确认一次JESD8-21C-01 给的是通用框架颗粒厂会在此基础上收窄。3. 在仿真和实测里跑通 POD135 的最小步骤3.1 用 IBIS 模型搭一个 POD135 通道拿到主控和颗粒的 IBIS 模型后先搭一个单线通道不要一上来就做整组 byte lane。最小通道包括主控输出 buffer、传输线、颗粒输入 buffer、终端电阻。在仿真器里把 VDDQ 设成 1.35 V终端接 50 Ω 到 VDDQ。扫描码型用 PRBS7 就够先看眼高和眼宽。# 以常见 IBIS 仿真流程为例先生成激励和网表 # 1. 提取 IBIS 模型中的 POD135 buffer # 2. 设置 VDDQ1.35V, RTT50ohm 到 VDDQ # 3. 跑 PRBS7速率按你的接口速率设比如 1600 Mbps # 4. 导出眼图量 VOH/VOL 和交叉点命令本身不复杂关键是参数别设错。速率设错眼图完全没意义终端接错比如接到地高电平直接塌掉。跑完第一版眼图后重点看两件事眼高是否大于接收端灵敏度加噪声余量交叉点是否落在 Vref 附近。如果交叉点偏上或偏下说明 Vref 设得不对或者上下管驱动能力不对称。3.2 板级实测Vref 扫描和 ODT 配置仿真过了不等于板子能跑。上板后第一件事是做 Vref 扫描。很多 PHY 支持通过寄存器动态调 Vref步进通常是 VDDQ/64 或更细。做法是固定码型逐步改 Vref记录误码率找到误码率最低的那个点再看它离理论 0.5×VDDQ 偏多少。# vref_sweep.py # 伪代码通过寄存器接口扫描 Vref记录误码率 import serial def set_vref(dev, code): # code 为 Vref 寄存器码值具体位宽看 PHY 手册 dev.write_reg(0x30, code) def read_ber(dev): # 触发一次内建误码测试返回误码率 return dev.read_reg(0x40) / 1e6 dev serial.Serial(/dev/ttyUSB0, 115200) best (None, 1.0) for code in range(0, 64): set_vref(dev, code) ber read_ber(dev) if ber best[1]: best (code, ber) print(fVref code{code}, BER{ber:.2e}) print(f最佳 Vref code{best[0]}, BER{best[1]:.2e})逻辑说明这段脚本把 Vref 从最小码扫到最大码每个码值跑一次误码测试记录最优。参数说明0x30和0x40是示例寄存器地址实际要换成你 PHY 的地址扫描范围 0 到 63 对应 6 位 Vref 控制如果你的 PHY 是 7 位范围要改。扫完之后把最优码值写回再跑一次长时间误码测试确认稳定。3.3 ODT 和驱动强度的联合调优Vref 定下来之后接着调 ODT 和驱动强度。ODT 阻值影响接收端看到的等效终端驱动强度影响边沿速率。两者一起调才能同时拿到眼高和眼宽。常见做法是列一个二维表ODT 取 40/48/60 Ω驱动强度取几档逐组合测误码率。ODT (Ω)驱动档位眼高 (mV)误码率40强待测待测48中待测待测60弱待测待测这张表不要照抄要自己填。填完之后你会发现ODT 小、驱动强边沿快但过冲大ODT 大、驱动弱边沿慢但眼高可能不够。折中点往往在中间档。注意调 ODT 时如果颗粒侧也开了 ODT两边会并联等效阻值变小高电平会被拉低。一定要确认主控和颗粒的 ODT 不会同时开在同一个网络上。4. POD135 与 GDDR5、LPDDR 的接口兼容和排错4.1 为什么 GDDR5 场景会碰到 POD135GDDR5 的 I/O 本身就是 POD 类供电和终端方式和 POD135 有重叠。做 GDDR5 兼容设计时如果主控侧只支持 1.35 V就需要按 JESD8-21C-01 的 POD135 参数去对齐终端和 Vref。这里最容易踩的坑是GDDR5 的 Vref 是内部生成的外部只能通过模式寄存器微调而 POD135 规范给的是外部参考框架。两者要对上必须把颗粒的 Vref 训练流程和主控的 Vref 扫描结合起来做不能各调各的。4.2 常见排错清单眼图闭合先查终端电阻有没有焊错再查 Vref 是不是写死没跟温度补偿。高温误码Vref 温漂没补偿或者 ODT 随温度变化没重新训练。低电平抬不起来RTT 太小或者下管驱动太弱VOL 偏高低电平余量被吃光。高电平塌陷上管漏电大或者终端接到了地而不是 VDDQ。读写不对称上下管驱动强度不匹配交叉点偏离 Vref。4.3 用脚本做温度补偿的 Vref 重训练温度变化后Vref 最优码值会漂。可以在固件里加一个定时重训练每隔一段时间重新扫一次 Vref。# vref_retrain.py # 定时重训练 Vref带温度读取 import time def read_temp(dev): return dev.read_reg(0x50) # 温度寄存器单位看手册 def retrain(dev): temp read_temp(dev) best (None, 1.0) for code in range(0, 64): set_vref(dev, code) ber read_ber(dev) if ber best[1]: best (code, ber) set_vref(dev, best[0]) print(ftemp{temp}, retrain Vref code{best[0]}, BER{best[1]:.2e}) while True: retrain(dev) time.sleep(300) # 每 5 分钟重训练一次逻辑说明先读温度再扫 Vref把最优码值写回。参数说明0x50是示例温度寄存器300是重训练间隔实际按你的温度变化速率调。重训练期间接口会短暂不可用要确保上层业务能容忍这个抖动或者放在空闲窗口做。5. 把 POD135 参数固化进 bring-up 脚本的一个技巧bring-up 阶段最耗时的不是单次调试而是每次换板、换颗粒都要重来一遍。一个实用技巧是把 POD135 的关键参数和扫描流程写成一个可配置的 bring-up 脚本把 Vref、ODT、驱动强度、温度补偿间隔都做成配置项换硬件时只改配置不改代码。更进一步把每次扫描的最优值连同温度、电压一起记进日志积累几次之后就能看出这批硬件的参数分布下次直接从这个分布的中位数开始扫能省掉一半时间。验证方法也简单拿两块不同批次的板子用同一份配置跑看最优 Vref 码值差多少差得大说明硬件一致性有问题要先查焊接和阻抗而不是继续调软件。最后一行技术内容把最优码值和对应温度写进一张校准表固件启动时先查表再微调比每次全范围扫描快一个数量级。本文还有配套的精品资源点击获取
POD135伪开漏I/O电气规范：从JESD8-21C-01到DDR内存接口实战
简介JEDEC JESD8-21C-01 2022 POD135 标准文档面向数字接口电路设计工程师、芯片验证人员及硬件系统架构师聚焦1.35V伪开漏Pseudo Open DrainI/O接口的电气规范与设计约束。该标准由JEDEC于2022年6月发布是对2019年JESD8-21C版本的修订内容涵盖伪开漏输出端口的工作机理、上拉电阻配置、逻辑状态控制方式以及低电压场景下的功耗与能效优化要求同时明确了不同厂商组件间的互换性判定依据与合规声明条件。资源包共1个PDF文件大小约756KB为可复制文字的官方标准原文便于检索条款、引用参数与二次整理笔记。目前已有292人浏览学习适合需要对照最新行业规范完成接口设计、信号完整性评估或标准符合性审查的读者参考也可作为理解伪开漏I/O与常规开漏差异的入门材料。1. POD135 到底解决了什么从 1.35 V 伪开漏 I/O 的电气困局说起做 DDR3、DDR4 或者 LPDDR 内存控制器的人大概率都遇到过同一个尴尬主控侧 I/O 电压被工艺压到 1.35 V 甚至更低但内存颗粒那边仍然按 1.5 V 的 SSTL 或 POD 电平在收发。直接对接轻则眼图闭合、时序余量被吃掉重则读写误码率飙升高温下直接挂掉。JEDEC 在 JESD8-21C-012022 版里定义的 POD135就是给这个场景准备的一套 1.35 V 伪开漏Pseudo Open DrainI/O 电气规范。它规定了驱动器输出高电平时的戴维南等效、终端匹配方式、输入参考电平 Vref 的取值区间以及接收端在 1.35 V 供电下的判决门限。换句话说它把「主控和 DRAM 之间那根线到底怎么拉、拉到什么电平、什么时候算 1 什么时候算 0」这件事用可复现的参数固定了下来。适合谁看正在做内存 PHY 电气设计、SI 仿真、板级 bring-up或者需要给 GDDR5 类高速接口做电平兼容的工程师。下面从电气模型讲到可复现的仿真与实测步骤。2. POD135 的电气模型与 JESD8-21C-01 关键参数怎么读2.1 伪开漏和推挽、真开漏的本质区别伪开漏的核心是输出高电平时驱动器并不主动把线拉到 VDDQ而是关断上管靠外部终端电阻把线拉高输出低电平时下管导通把线拉到地。这和真开漏的区别在于POD 的接收端仍然需要一个参考电平 Vref 来做单端判决而不是像差分那样靠交叉点。JESD8-21C-01 里对 POD135 的定义把 VDDQ 标称定在 1.35 V终端电阻 RTT 通常取 40 Ω 到 60 Ω 之间接到 VDDQ 或者 VDDQ/2 的戴维南端接上。这样做的直接好处是高电平的驱动电流由终端电阻决定而不是由驱动器上管决定所以输出摆幅对工艺角、温度、电压的敏感度比推挽低得多。代价是静态功耗——只要线在高电平终端电阻上就一直有电流。这也是为什么 POD 类接口在功耗敏感场景里要配合 ODTOn-Die Termination动态开关。2.2 JESD8-21C-01 里必须盯住的几个参数读这份规范不要从头到尾逐字看先抓下面这张表里的量。这些量决定了你的 PHY 能不能和颗粒对上。参数符号典型值POD135说明供电电压VDDQ1.35 V标称容差按规范区间终端电阻RTT40–60 Ω片内或片外决定高电平输入参考电平Vref0.5 × VDDQ 附近单端判决门限输出高电平VOH约 VDDQ × RTT/(RTTRon_pu)受上管导通电阻影响输出低电平VOL约 VDDQ × Ron_pd/(RTTRon_pd)受下管导通电阻影响摆幅VswingVOH − VOL眼高基础规范里对 Vref 的定义不是死值而是一个随 VDDQ 和温度漂移的区间。很多 bring-up 失败就是因为把 Vref 写死成 0.675 V结果在高温下颗粒侧 Vref 跟着内部参考漂了主控侧没跟判决点偏了。2.3 用一段 Python 算清 VOH/VOL 和噪声余量在动手改寄存器之前先用脚本把电气边界算一遍比直接上板调快得多。# pod135_margin.py # 计算 POD135 在给定 Ron 和 RTT 下的 VOH/VOL 与噪声余量 VDDQ 1.35 # 标称供电 RTT 50.0 # 终端电阻欧姆 Ron_pu 45.0 # 上管导通电阻高电平时关断这里用于估算漏电影响 Ron_pd 35.0 # 下管导通电阻 # 高电平上管关断线由 RTT 拉到 VDDQ考虑接收端漏电可忽略 VOH VDDQ * RTT / (RTT Ron_pu) # 近似实际上管关断时接近 VDDQ # 低电平下管导通RTT 与 Ron_pd 分压 VOL VDDQ * Ron_pd / (RTT Ron_pd) Vref 0.5 * VDDQ margin_high VOH - Vref margin_low Vref - VOL print(fVOH{VOH:.3f} V, VOL{VOL:.3f} V) print(fVref{Vref:.3f} V) print(f高电平余量{margin_high*1000:.1f} mV, 低电平余量{margin_low*1000:.1f} mV)这段代码的逻辑是高电平时上管关断线电压主要由 RTT 和上管漏电决定工程上常近似为接近 VDDQ低电平时下管和 RTT 分压。参数说明RTT改大VOH 更接近 VDDQ但低电平会被抬高低电平余量变小Ron_pd改小VOL 更低低电平余量变大。跑一遍就能看出RTT 不是越大越好它同时影响高低两边余量。常见做法是先把 RTT 定在 50 Ω再根据仿真微调。提示规范里的 Vref 区间要按你实际用的颗粒 datasheet 再确认一次JESD8-21C-01 给的是通用框架颗粒厂会在此基础上收窄。3. 在仿真和实测里跑通 POD135 的最小步骤3.1 用 IBIS 模型搭一个 POD135 通道拿到主控和颗粒的 IBIS 模型后先搭一个单线通道不要一上来就做整组 byte lane。最小通道包括主控输出 buffer、传输线、颗粒输入 buffer、终端电阻。在仿真器里把 VDDQ 设成 1.35 V终端接 50 Ω 到 VDDQ。扫描码型用 PRBS7 就够先看眼高和眼宽。# 以常见 IBIS 仿真流程为例先生成激励和网表 # 1. 提取 IBIS 模型中的 POD135 buffer # 2. 设置 VDDQ1.35V, RTT50ohm 到 VDDQ # 3. 跑 PRBS7速率按你的接口速率设比如 1600 Mbps # 4. 导出眼图量 VOH/VOL 和交叉点命令本身不复杂关键是参数别设错。速率设错眼图完全没意义终端接错比如接到地高电平直接塌掉。跑完第一版眼图后重点看两件事眼高是否大于接收端灵敏度加噪声余量交叉点是否落在 Vref 附近。如果交叉点偏上或偏下说明 Vref 设得不对或者上下管驱动能力不对称。3.2 板级实测Vref 扫描和 ODT 配置仿真过了不等于板子能跑。上板后第一件事是做 Vref 扫描。很多 PHY 支持通过寄存器动态调 Vref步进通常是 VDDQ/64 或更细。做法是固定码型逐步改 Vref记录误码率找到误码率最低的那个点再看它离理论 0.5×VDDQ 偏多少。# vref_sweep.py # 伪代码通过寄存器接口扫描 Vref记录误码率 import serial def set_vref(dev, code): # code 为 Vref 寄存器码值具体位宽看 PHY 手册 dev.write_reg(0x30, code) def read_ber(dev): # 触发一次内建误码测试返回误码率 return dev.read_reg(0x40) / 1e6 dev serial.Serial(/dev/ttyUSB0, 115200) best (None, 1.0) for code in range(0, 64): set_vref(dev, code) ber read_ber(dev) if ber best[1]: best (code, ber) print(fVref code{code}, BER{ber:.2e}) print(f最佳 Vref code{best[0]}, BER{best[1]:.2e})逻辑说明这段脚本把 Vref 从最小码扫到最大码每个码值跑一次误码测试记录最优。参数说明0x30和0x40是示例寄存器地址实际要换成你 PHY 的地址扫描范围 0 到 63 对应 6 位 Vref 控制如果你的 PHY 是 7 位范围要改。扫完之后把最优码值写回再跑一次长时间误码测试确认稳定。3.3 ODT 和驱动强度的联合调优Vref 定下来之后接着调 ODT 和驱动强度。ODT 阻值影响接收端看到的等效终端驱动强度影响边沿速率。两者一起调才能同时拿到眼高和眼宽。常见做法是列一个二维表ODT 取 40/48/60 Ω驱动强度取几档逐组合测误码率。ODT (Ω)驱动档位眼高 (mV)误码率40强待测待测48中待测待测60弱待测待测这张表不要照抄要自己填。填完之后你会发现ODT 小、驱动强边沿快但过冲大ODT 大、驱动弱边沿慢但眼高可能不够。折中点往往在中间档。注意调 ODT 时如果颗粒侧也开了 ODT两边会并联等效阻值变小高电平会被拉低。一定要确认主控和颗粒的 ODT 不会同时开在同一个网络上。4. POD135 与 GDDR5、LPDDR 的接口兼容和排错4.1 为什么 GDDR5 场景会碰到 POD135GDDR5 的 I/O 本身就是 POD 类供电和终端方式和 POD135 有重叠。做 GDDR5 兼容设计时如果主控侧只支持 1.35 V就需要按 JESD8-21C-01 的 POD135 参数去对齐终端和 Vref。这里最容易踩的坑是GDDR5 的 Vref 是内部生成的外部只能通过模式寄存器微调而 POD135 规范给的是外部参考框架。两者要对上必须把颗粒的 Vref 训练流程和主控的 Vref 扫描结合起来做不能各调各的。4.2 常见排错清单眼图闭合先查终端电阻有没有焊错再查 Vref 是不是写死没跟温度补偿。高温误码Vref 温漂没补偿或者 ODT 随温度变化没重新训练。低电平抬不起来RTT 太小或者下管驱动太弱VOL 偏高低电平余量被吃光。高电平塌陷上管漏电大或者终端接到了地而不是 VDDQ。读写不对称上下管驱动强度不匹配交叉点偏离 Vref。4.3 用脚本做温度补偿的 Vref 重训练温度变化后Vref 最优码值会漂。可以在固件里加一个定时重训练每隔一段时间重新扫一次 Vref。# vref_retrain.py # 定时重训练 Vref带温度读取 import time def read_temp(dev): return dev.read_reg(0x50) # 温度寄存器单位看手册 def retrain(dev): temp read_temp(dev) best (None, 1.0) for code in range(0, 64): set_vref(dev, code) ber read_ber(dev) if ber best[1]: best (code, ber) set_vref(dev, best[0]) print(ftemp{temp}, retrain Vref code{best[0]}, BER{best[1]:.2e}) while True: retrain(dev) time.sleep(300) # 每 5 分钟重训练一次逻辑说明先读温度再扫 Vref把最优码值写回。参数说明0x50是示例温度寄存器300是重训练间隔实际按你的温度变化速率调。重训练期间接口会短暂不可用要确保上层业务能容忍这个抖动或者放在空闲窗口做。5. 把 POD135 参数固化进 bring-up 脚本的一个技巧bring-up 阶段最耗时的不是单次调试而是每次换板、换颗粒都要重来一遍。一个实用技巧是把 POD135 的关键参数和扫描流程写成一个可配置的 bring-up 脚本把 Vref、ODT、驱动强度、温度补偿间隔都做成配置项换硬件时只改配置不改代码。更进一步把每次扫描的最优值连同温度、电压一起记进日志积累几次之后就能看出这批硬件的参数分布下次直接从这个分布的中位数开始扫能省掉一半时间。验证方法也简单拿两块不同批次的板子用同一份配置跑看最优 Vref 码值差多少差得大说明硬件一致性有问题要先查焊接和阻抗而不是继续调软件。最后一行技术内容把最优码值和对应温度写进一张校准表固件启动时先查表再微调比每次全范围扫描快一个数量级。本文还有配套的精品资源点击获取
