说实话看到 GPT-6 Astra 开始画 PCB 这条消息我第一反应不是膜拜而是低头看了看自己桌上那堆 Gerber 文件和还没焊完的样机。过去几年硬件工程师一直拿一句话安慰自己软件能被 AI 写硬件总得有人焊。现在模型连 PCB 都能画了这句话还成立吗这篇内容不贩卖焦虑也不灌鸡汤。我做了十几年板子天天和 Cadence、Altium Designer、嘉立创EDA 打交道也写过不少嵌入式软件。今天这篇我就从一个常年要发板、要改版、要和板厂扯皮的硬件工程师视角把“GPT-6 Astra 画 PCB”这件事拆开聊清楚。顺便也聊聊大家最关心的那个问题硬件工程师真的比软件工程师更安全吗1. GPT-6 Astra 画 PCB先别急着给自己判死刑1.1 所谓“画 PCB”可能只是画了个寂寞从功能演示来看模型确实能做到“用自然语言生成一块 PCB 版图”甚至能导出类似 Gerber 的文件。这个能力放在两年前很多人会觉得是科幻。但真正画过板子的人知道从“看起来像一块 PCB”到“能投产、能过认证、能稳定量产”中间隔着一条巨大的工程鸿沟。AI 画出来的 PCB本质上是把器件符号、焊盘、走线组合成了一幅符合几何规则的图。它可以很漂亮线很直间距也整齐但它不一定理解为什么电源线要加宽、为什么晶振下面不能走数字线、为什么模拟地和数字地要单点连接、为什么板边要留不能布线的区域。换个说法GPT-6 Astra 画 PCB 更像一个“很熟练但没下过车间”的新人。它能把线连上但连上不等于能用能用不等于可靠可靠不等于能过 EMC能过 EMC 也不等于能低成本量产。这个判断链才是硬件工程师真正吃饭的本事。1.2 一张能生产的板子背后是三套文件而不是一张图很多朋友看到“AI 导出 Gerber”就觉得 AI 会画板了。这里我必须泼一盆冷水Gerber 根本不是 PCB 设计的“源码”而是给板厂用的“印刷文件”。简单类比一下Gerber 相当于一本已经排版好的 PDF 杂志设计工程文件才相当于可以编辑的 Word 或 InDesign 源文件。你可以把 PDF 打印出来也能看到所有内容但你想改一个字、挪一张图就得回源文件里去改。PCB 也一样Gerber 文件里包含了每一层的铜箔、阻焊、丝印、钻孔坐标但它没有器件位号和网络名这些逻辑信息。所以现在搜索引擎里那个很热门的问题——“Gerber 文件转成 PCB 文件”——本质上是个伪需求。从 Gerber 反向还原成可编辑的 AD/Cadence 工程理论上不是完全不行但恢复出来的东西大概率丢失封装信息、网络连接和设计规则还不如照着实物抄板重新画。这个问题我后面会展开讲。2. PCB 设计到底难在哪画线只是最不值钱的部分2.1 需求拆解一句话需求是画不成板子的经常有朋友在群里丢一句“帮忙画个 220V 转 5V 的小板子。”每次看到这种需求我都头皮发麻。因为这句话至少缺二十个关键参数输入电压范围是多少输出电流多大要隔离还是非隔离纹波要求多少效率要求多少工作温度范围外壳尺寸有没有限制安规距离按什么标准成本预算是多少同样叫“PCB 设计”做一个单片机转接板和做一个反激式开关电源完全是两个物种。GPT-6 Astra 无论有多聪明如果拿到一句话需求就直接生成了 PCB它一定会用默认值填空。而硬件工程师的价值恰恰是把这些默认值一项一项明确成可执行的工程约束。我自己的习惯是画板之前先写一份设计需求表。输入输出电压、电流、纹波、工作频率、环境温度、认证要求、板材、层数、板厚、铜厚、最小线宽线距、钻孔能力、表面处理工艺全都列清楚。等这份表写完了思路基本也就通畅了再打开 EDA 工具一点都不晚。2.2 叠层、阻抗、线宽间距每一项背后都是计算硬件工程师看一块板子第一眼看的是叠层。四层板常见叠层是顶层信号、GND 平面、Power 平面、底层信号。中间为什么放完整平面因为高速信号需要一个紧邻的回流路径电源也需要低阻抗参考。你要是在电源平面上切一条缝高速信号跨过去EMC 立刻出问题。这个原理 GPT-6 Astra 搜索得到但它不知道你的系统里哪根线是高速线、哪个平面应该保持完整、外壳地和信号地怎么处理。它只能按通用规则画碰到具体的信号完整性问题大概率直接踩坑。再说阻抗。USB、MIPI、以太网这类接口通常要求 90Ω 差分或 100Ω 差分。要走阻抗就必须知道板厂 PP 片厚度、介电常数、铜厚。以常见的 FR4 为例介质介电常数一般在 4.2 到 4.6 之间50Ω 单端线宽在外层通常取 6 到 8mil但具体数值和叠层强相关。AI 给出的默认线宽可能刚好卡在板厂工艺边缘生产良率直接崩。这里还要提一个 AD 里非常常见的需求给某个网络和 GND 单独设置间距。很多人直接在全局 Clearance 里改一个数字结果一更新 PCB规则就乱了。正确做法是先建立一个 Net Class把目标网络放进去再去 Design Rules 里为这个类单独建一条 Clearance 规则并且把优先级调高。否则你辛辛苦苦建的类下次从原理图导入 PCB 时很容易被默认规则覆盖掉。2.3 丝印、钻孔、板边决定板厂能不能顺利生产很多人画板子只盯着走线最后发板前才发现丝印一团糟。板厂退单理由里“丝印模糊”出现频率极高。比如丝印压到了焊盘上被阻焊层一盖就看不清字符层放在器件本体下面贴完片直接被遮住还有位号镜像放反板厂拿到文件还得邮件来回确认。钻孔文件也是一样。金属化孔和非金属化孔必须明确区分槽孔要用专门的槽形标识否则板厂会按普通圆孔处理最后板子装不上定位柱只能重做。板框更要命一定要闭合且最好标注尺寸公差。别小看这些“低级问题”它们不影响原理图但直接影响交期。我自己现在发板前都会先用板厂提供的在线预览工具把 Gerber 和钻孔文件全部检查一遍不开实际打样流程。这个习惯帮我省了很多次“样板到手发现丝印看不清”的尴尬。3. 硬件工程师 vs 软件工程师到底谁更安全3.1 软件岗最先被 AI 冲击的是“高频可验证”部分聊安全先看软件工程师处境。写代码这件事本质是把逻辑翻译成计算机能执行的指令。大模型最擅长的就是这种“高频、可自动验证”的翻译。代码写完可以立刻编译有问题可以写单元测试改坏了能回滚部署错了能快速修复。这些特点决定了 AI 在软件领域能非常快地介入。所以招聘网站上才会出现“AI 大模型 personalization 高级软件工程师”这种新职位模板很多团队开始要求候选人能把大模型接入业务流。换句话说软件工程师不是被 AI 替代而是被“会用 AI 的软件工程师”替代。这个趋势已经持续一两年了。3.2 硬件工程师的安全感来自物理世界不允许 CtrlZ硬件这边完全是另一种节奏。画 PCB 不是画完就结束了你要打样板、买物料、焊接、调试、测波形、跑 EMC发现问题后改板。改一次板少则几百多则几万周期少则三天多则一个月。如果遇到量产端的问题那就不只是钱和时间还涉及供应链、售后、质量和责任。写代码 CtrlZ 能撤销硬件不行。板子发出去已经到了物理世界你没法在线改。就算 AI 能画出一块看起来完美无缺的 PCB它也不会替你去焊第一片样的电源部分不会替你在示波器前蹲一晚上抓噪声更不会在批量返修的时候替你去和客户解释。硬件工程师的安全感本质上来自“物理世界不允许 CtrlZ”这个铁律。3.3 别把“更安全”理解成“不用变”那硬件工程师真的比软件工程师更安全吗我的结论是短期看是的长期看“安全”两个字会重新定义。凡是只需要在电脑里改改就能自洽完成的工作AI 替代成本都会越来越低。而需要碰物理世界、需要签责任、需要做工程判断的工作AI 替代成本仍然很高。但很多硬件工程师开始把“画板子”当护城河这就很危险了。画线这个动作本身正在被自动化今天或许还是人画过几年可能就真是 AI 画、人审了。真正要担心的不是 GPT-6 Astra 能画 PCB而是那些既会 AI 画板、又懂电磁场、又懂工艺、又懂成本的硬件工程师正在冒头。比 AI 更可怕的是同行先你一步用上了 AI。4. 如果让 GPT-6 Astra 当外挂实际工作流会怎么改4.1 我会放心交给 AI 的几类活儿我个人的态度是既然大模型已经能处理 PCB 相关内容那就把它当成一个不知疲倦的高级 EDA 助理而不是独立硬件工程师。下面这些事我目前会放心交给 AI工作内容为什么敢交根据需求清单整理原理图框架不涉及最终决策后续人工评审兜底提炼数据手册里的推荐电路和关键参数本质是文档理解模型很擅长根据电流和叠层初算线宽有公式可循答案相对稳定生成 DRC 规则脚本和检查报告属于机械性劳动可以快速迭代整理 BOM 替代料并做交期筛查信息检索和整理效率远高于人快速画出板框图、确认结构干涉给后续布局当草稿能省不少时间这些任务的共同特点是结果可验证、错误可修正、风险可控。让 AI 先跑一遍我再做判断效率确实高很多。4.2 一个实际小板项目我和 AI 的分工举个例子我最近做了一块带 AD7606 的 8 通道同步采样采集板。整个流程是这样的第一步把需求写成参数清单输入通道数、采样率、模拟输入范围、ADC 参考电压、供电方式、与单片机接口类型、PCB 层数、外形尺寸。这些我会让 AI 过一遍看有没有遗漏。它能快速提醒我“是否考虑了基准电压的驱动能力”“模拟电源纹波要求”之类的问题。第二步让 AI 根据 AD7606 的数据手册生成原理图符号和封装初稿。这一步它做得比我想象中好至少省去了大量翻手册和手动建库的时间。第三步原理图评审通过后我才会在 Cadence 里正式规划叠层。这是一个 4 层板顶层放元件和模拟走线第二层完整地平面第三层电源平面底层放数字接口。我先把模拟区域、数字区域、电源区域用 Room 隔开再让 AI 在我划定的区域内给出走线建议。第四步布局布线完成之后我自己导出 Gerber并做一轮网表比对和 DRC 检查。这个过程我不会省略因为模型再聪明也不代表它能理解我这块板子的模拟采样精度要求。你让 AI 去画一块 LED 灯板问题不大但让它画高精度 ADC 的模拟前端它很容易把模拟输入走线和数字开关信号贴得太近。4.3 那些我仍然会亲自把关的地方有一类项目我会明确不让 AI 碰至少目前不会让它独立完成反激式开关电源、高精度模拟采集、射频、高速差分、医疗和车载相关板卡。为什么因为这些领域的关键点不是“线能不能连通”而是物理场问题。反激式开关电源要算爬电距离要考虑变压器屏蔽、Y 电容位置、环路面积高速信号要控制等长、过孔 stub、回流路径医疗和车载还要满足安规、器件认证、失效分析。这些不是靠通用规则就能兜底的需要大量的实战经验。我可以接受 AI 在这些项目里做辅助计算、文档整理、参考设计检索但最终布局和关键规则我一定会亲自确认。这里不是不信任 AI而是出了事要有人负责。AI 不会替你去医院、去产线、去客户现场。5. 硬件工程师成长之路在 AI 时代应该怎么练级5.1 从“画板的人”变成“定义约束的人”AI 能画板以后画板这个人肉动作的价值会持续下降但“定义约束”的价值反而会上升。什么叫定义约束就是在画板之前你需要搞清楚哪些网络是关键网络哪些区域需要禁布哪一层要保持完整地平面哪些线要等长哪些器件必须靠近接口哪些地方要避开螺丝孔和结构件你把约束定义得越精确AI 就越听话你定义不了AI 就只能用默认值猜。这个能力恰恰来自你对电路、电磁场、工艺和成本的综合理解。所以我现在带新人第一件事不是让他们背 Allegro 快捷键而是让他们练习写需求文档和约束清单。先把问题想明白再动手画线。这个习惯放到 AI 时代只会越来越重要。5.2 工具选型Allegro、AD、嘉立创EDA该怎么学总有朋友问我现在开始学 PCB应该先学 Cadence、Altium Designer 还是嘉立创EDA我的建议很简单看你的项目复杂度。只做简单单片机板嘉立创EDA 完全够用上手快打样对接也顺畅。做稍微复杂、需要多人协作和规范设计的板子AD 很合适尤其是它的原理图和 PCB 交互非常方便。如果做高速数字板、服务器主板、复杂电源系统Cadence Allegro 基本是行业硬门槛。但工具只是工具真正通用的是设计规则感。用 Allegro 能想明白叠层、阻抗、约束规则换到 AD 也一样能干活。反过来如果你只会点鼠标布线不懂什么是 Net Class、什么是 Room、什么是规则优先级换哪个工具都一样抓瞎。关于快捷键Allegro 的快捷键设置完全可以自定义。不要急着抄别人的脚本先想清楚自己每天重复最多的动作是什么。比如我最常用的是移动、走线、换层、打孔、改约束那就把这几个操作绑到顺手的位置上。其他用得少的按默认就行。5.3 值钱的不是会画线而是会判断这些年硬件岗笔试和面试越来越不满足于“背八股文”。以前喜欢考线宽电流表、常用封装尺寸这种记忆性内容现在很多题目开始给一个不完整的场景让你判断这个板子可能哪里有问题、应该从哪里入手查。比如问一块 ADC 采集板软件读到的数据跳变很严重你会怎么排查这种题没有标准答案考的就是系统判断力。是先查电源纹波还是先查模拟地分割还是先查 SPI 时钟干扰还是先查参考电压这些经验AI 可以给你列出一百条可能原因但最终拍板做决定、按优先级一个个验证的人还是工程师本人。所以我的观点是硬件工程师吃香的终极能力不是会使用某个 EDA 工具而是会判断一块板子从设计到量产的全链路风险。6. 常见问题与避坑实录6.1 为什么我不建议接“Gerber 转 PCB”的活开头说过Gerber 文件本质是光绘文件给板厂看的不是给工程师改设计的源码。它里面没有网表、没有器件位号、没有封装属性只有一层层的图形数据。网上那些“一键把 Gerber 转成可编辑 AD 工程”的工具我试过几个。结果多数是只还原了外形和焊盘网络连接全部丢失封装变成一块块孤立的铜箔。你想在还原出来的文件里挪一个电阻焊盘和走线关联不上改起来比重画还痛苦。如果你遇到有人问“Gerber 文件怎么转成 PCB 文件”先确认他的真实需求。如果只是要一张示意图那好办如果是想改设计最靠谱的路径是找到原始工程文件或者照着实物抄板重画。指望 AI 直接帮你从 Gerber 还原出完美工程目前还是一场空。6.2 自动布线为什么总是“看起来能用实际上不敢发”自动布线不是新东西很多 EDA 工具早就内置了。GPT-6 Astra 画 PCB本质上也是在做更聪明的自动布线。自动布线最大的问题不是连不连得通而是它不理解“为什么这条线要走这里”。它可能为了绕开一个过孔把电源线绕到电感正下方也可能为了让 DRC 清零把复位信号拉到板子边缘绕一大圈。DRC 报零错误不代表走线没有破坏参考平面不代表电磁兼容性能合格更不代表板子方便生产、方便维修。还有朋友遇到过一个典型问题在 AD 里给网络创建了 Net Class一从原理图导入 PCB类就没了。这大概率是因为规则的优先级没有设置好或者同步的时候把旧的类覆盖了。解决方法是把 Net Class 和 Clearance 规则都建在 PCB 工程的规则管理器里导入前检查一下“Design Rules”是否勾选了保留自定义规则。这个坑很隐蔽踩过的人不在少数。6.3 板厂退单/打样失败常见原因速查表最后给大家整理一张实战速查表都是我自己和身边同事踩过的坑希望对你有用板厂反馈常见原因解决办法丝印模糊、看不清位号丝印压在焊盘上或面积太小发板前检查丝印层避开焊盘和 Via钻孔文件不完整金属化孔和非金属化孔没区分导出 NC Drill 时确认文件类型和槽孔信息板框不闭合/没法加工外形层没闭合或缺少圆角用机械层画完整板框标注尺寸公差Gerber 少层或层反导出时漏勾了底面对应层用 CAM350 或板厂在线预览逐层检查最小线宽/线距超工艺设计规则设置过激进先查目标板厂的工艺能力表再设定焊盘环宽不足过孔孔径太大、焊盘太小按工厂最小环宽要求设计 via 焊盘我个人的习惯是每次发板前跑一遍完整的 DRC然后用板厂在线工具逐层预览尤其是丝印、阻焊、钻孔这三层。宁可多花十分钟检查也不要等样板寄回来再返工。最后再说一个这些年攒下来的体会。我不太担心 GPT-6 Astra 开始画 PCB真正让我担心的是自己哪天只把“画 PCB”当成全部本事。AI 能把线条画得越来越快、越来越规整但它不会替我去理解为什么电源纹波会在某个频率暴涨不会替我去板厂跟单更不会替我把客诉的板子切开做切片分析。这些需要负责、需要判断、需要经验的事短期来看还是得人来做。我现在会让模型帮我写脚本、检查规则、甚至出初稿但发板之前依然会亲手把每一条关键网络再过一遍。这个习惯放到未来十年应该都不过时。
GPT-6 Astra 画 PCB，硬件工程师的护城河还剩多少？
说实话看到 GPT-6 Astra 开始画 PCB 这条消息我第一反应不是膜拜而是低头看了看自己桌上那堆 Gerber 文件和还没焊完的样机。过去几年硬件工程师一直拿一句话安慰自己软件能被 AI 写硬件总得有人焊。现在模型连 PCB 都能画了这句话还成立吗这篇内容不贩卖焦虑也不灌鸡汤。我做了十几年板子天天和 Cadence、Altium Designer、嘉立创EDA 打交道也写过不少嵌入式软件。今天这篇我就从一个常年要发板、要改版、要和板厂扯皮的硬件工程师视角把“GPT-6 Astra 画 PCB”这件事拆开聊清楚。顺便也聊聊大家最关心的那个问题硬件工程师真的比软件工程师更安全吗1. GPT-6 Astra 画 PCB先别急着给自己判死刑1.1 所谓“画 PCB”可能只是画了个寂寞从功能演示来看模型确实能做到“用自然语言生成一块 PCB 版图”甚至能导出类似 Gerber 的文件。这个能力放在两年前很多人会觉得是科幻。但真正画过板子的人知道从“看起来像一块 PCB”到“能投产、能过认证、能稳定量产”中间隔着一条巨大的工程鸿沟。AI 画出来的 PCB本质上是把器件符号、焊盘、走线组合成了一幅符合几何规则的图。它可以很漂亮线很直间距也整齐但它不一定理解为什么电源线要加宽、为什么晶振下面不能走数字线、为什么模拟地和数字地要单点连接、为什么板边要留不能布线的区域。换个说法GPT-6 Astra 画 PCB 更像一个“很熟练但没下过车间”的新人。它能把线连上但连上不等于能用能用不等于可靠可靠不等于能过 EMC能过 EMC 也不等于能低成本量产。这个判断链才是硬件工程师真正吃饭的本事。1.2 一张能生产的板子背后是三套文件而不是一张图很多朋友看到“AI 导出 Gerber”就觉得 AI 会画板了。这里我必须泼一盆冷水Gerber 根本不是 PCB 设计的“源码”而是给板厂用的“印刷文件”。简单类比一下Gerber 相当于一本已经排版好的 PDF 杂志设计工程文件才相当于可以编辑的 Word 或 InDesign 源文件。你可以把 PDF 打印出来也能看到所有内容但你想改一个字、挪一张图就得回源文件里去改。PCB 也一样Gerber 文件里包含了每一层的铜箔、阻焊、丝印、钻孔坐标但它没有器件位号和网络名这些逻辑信息。所以现在搜索引擎里那个很热门的问题——“Gerber 文件转成 PCB 文件”——本质上是个伪需求。从 Gerber 反向还原成可编辑的 AD/Cadence 工程理论上不是完全不行但恢复出来的东西大概率丢失封装信息、网络连接和设计规则还不如照着实物抄板重新画。这个问题我后面会展开讲。2. PCB 设计到底难在哪画线只是最不值钱的部分2.1 需求拆解一句话需求是画不成板子的经常有朋友在群里丢一句“帮忙画个 220V 转 5V 的小板子。”每次看到这种需求我都头皮发麻。因为这句话至少缺二十个关键参数输入电压范围是多少输出电流多大要隔离还是非隔离纹波要求多少效率要求多少工作温度范围外壳尺寸有没有限制安规距离按什么标准成本预算是多少同样叫“PCB 设计”做一个单片机转接板和做一个反激式开关电源完全是两个物种。GPT-6 Astra 无论有多聪明如果拿到一句话需求就直接生成了 PCB它一定会用默认值填空。而硬件工程师的价值恰恰是把这些默认值一项一项明确成可执行的工程约束。我自己的习惯是画板之前先写一份设计需求表。输入输出电压、电流、纹波、工作频率、环境温度、认证要求、板材、层数、板厚、铜厚、最小线宽线距、钻孔能力、表面处理工艺全都列清楚。等这份表写完了思路基本也就通畅了再打开 EDA 工具一点都不晚。2.2 叠层、阻抗、线宽间距每一项背后都是计算硬件工程师看一块板子第一眼看的是叠层。四层板常见叠层是顶层信号、GND 平面、Power 平面、底层信号。中间为什么放完整平面因为高速信号需要一个紧邻的回流路径电源也需要低阻抗参考。你要是在电源平面上切一条缝高速信号跨过去EMC 立刻出问题。这个原理 GPT-6 Astra 搜索得到但它不知道你的系统里哪根线是高速线、哪个平面应该保持完整、外壳地和信号地怎么处理。它只能按通用规则画碰到具体的信号完整性问题大概率直接踩坑。再说阻抗。USB、MIPI、以太网这类接口通常要求 90Ω 差分或 100Ω 差分。要走阻抗就必须知道板厂 PP 片厚度、介电常数、铜厚。以常见的 FR4 为例介质介电常数一般在 4.2 到 4.6 之间50Ω 单端线宽在外层通常取 6 到 8mil但具体数值和叠层强相关。AI 给出的默认线宽可能刚好卡在板厂工艺边缘生产良率直接崩。这里还要提一个 AD 里非常常见的需求给某个网络和 GND 单独设置间距。很多人直接在全局 Clearance 里改一个数字结果一更新 PCB规则就乱了。正确做法是先建立一个 Net Class把目标网络放进去再去 Design Rules 里为这个类单独建一条 Clearance 规则并且把优先级调高。否则你辛辛苦苦建的类下次从原理图导入 PCB 时很容易被默认规则覆盖掉。2.3 丝印、钻孔、板边决定板厂能不能顺利生产很多人画板子只盯着走线最后发板前才发现丝印一团糟。板厂退单理由里“丝印模糊”出现频率极高。比如丝印压到了焊盘上被阻焊层一盖就看不清字符层放在器件本体下面贴完片直接被遮住还有位号镜像放反板厂拿到文件还得邮件来回确认。钻孔文件也是一样。金属化孔和非金属化孔必须明确区分槽孔要用专门的槽形标识否则板厂会按普通圆孔处理最后板子装不上定位柱只能重做。板框更要命一定要闭合且最好标注尺寸公差。别小看这些“低级问题”它们不影响原理图但直接影响交期。我自己现在发板前都会先用板厂提供的在线预览工具把 Gerber 和钻孔文件全部检查一遍不开实际打样流程。这个习惯帮我省了很多次“样板到手发现丝印看不清”的尴尬。3. 硬件工程师 vs 软件工程师到底谁更安全3.1 软件岗最先被 AI 冲击的是“高频可验证”部分聊安全先看软件工程师处境。写代码这件事本质是把逻辑翻译成计算机能执行的指令。大模型最擅长的就是这种“高频、可自动验证”的翻译。代码写完可以立刻编译有问题可以写单元测试改坏了能回滚部署错了能快速修复。这些特点决定了 AI 在软件领域能非常快地介入。所以招聘网站上才会出现“AI 大模型 personalization 高级软件工程师”这种新职位模板很多团队开始要求候选人能把大模型接入业务流。换句话说软件工程师不是被 AI 替代而是被“会用 AI 的软件工程师”替代。这个趋势已经持续一两年了。3.2 硬件工程师的安全感来自物理世界不允许 CtrlZ硬件这边完全是另一种节奏。画 PCB 不是画完就结束了你要打样板、买物料、焊接、调试、测波形、跑 EMC发现问题后改板。改一次板少则几百多则几万周期少则三天多则一个月。如果遇到量产端的问题那就不只是钱和时间还涉及供应链、售后、质量和责任。写代码 CtrlZ 能撤销硬件不行。板子发出去已经到了物理世界你没法在线改。就算 AI 能画出一块看起来完美无缺的 PCB它也不会替你去焊第一片样的电源部分不会替你在示波器前蹲一晚上抓噪声更不会在批量返修的时候替你去和客户解释。硬件工程师的安全感本质上来自“物理世界不允许 CtrlZ”这个铁律。3.3 别把“更安全”理解成“不用变”那硬件工程师真的比软件工程师更安全吗我的结论是短期看是的长期看“安全”两个字会重新定义。凡是只需要在电脑里改改就能自洽完成的工作AI 替代成本都会越来越低。而需要碰物理世界、需要签责任、需要做工程判断的工作AI 替代成本仍然很高。但很多硬件工程师开始把“画板子”当护城河这就很危险了。画线这个动作本身正在被自动化今天或许还是人画过几年可能就真是 AI 画、人审了。真正要担心的不是 GPT-6 Astra 能画 PCB而是那些既会 AI 画板、又懂电磁场、又懂工艺、又懂成本的硬件工程师正在冒头。比 AI 更可怕的是同行先你一步用上了 AI。4. 如果让 GPT-6 Astra 当外挂实际工作流会怎么改4.1 我会放心交给 AI 的几类活儿我个人的态度是既然大模型已经能处理 PCB 相关内容那就把它当成一个不知疲倦的高级 EDA 助理而不是独立硬件工程师。下面这些事我目前会放心交给 AI工作内容为什么敢交根据需求清单整理原理图框架不涉及最终决策后续人工评审兜底提炼数据手册里的推荐电路和关键参数本质是文档理解模型很擅长根据电流和叠层初算线宽有公式可循答案相对稳定生成 DRC 规则脚本和检查报告属于机械性劳动可以快速迭代整理 BOM 替代料并做交期筛查信息检索和整理效率远高于人快速画出板框图、确认结构干涉给后续布局当草稿能省不少时间这些任务的共同特点是结果可验证、错误可修正、风险可控。让 AI 先跑一遍我再做判断效率确实高很多。4.2 一个实际小板项目我和 AI 的分工举个例子我最近做了一块带 AD7606 的 8 通道同步采样采集板。整个流程是这样的第一步把需求写成参数清单输入通道数、采样率、模拟输入范围、ADC 参考电压、供电方式、与单片机接口类型、PCB 层数、外形尺寸。这些我会让 AI 过一遍看有没有遗漏。它能快速提醒我“是否考虑了基准电压的驱动能力”“模拟电源纹波要求”之类的问题。第二步让 AI 根据 AD7606 的数据手册生成原理图符号和封装初稿。这一步它做得比我想象中好至少省去了大量翻手册和手动建库的时间。第三步原理图评审通过后我才会在 Cadence 里正式规划叠层。这是一个 4 层板顶层放元件和模拟走线第二层完整地平面第三层电源平面底层放数字接口。我先把模拟区域、数字区域、电源区域用 Room 隔开再让 AI 在我划定的区域内给出走线建议。第四步布局布线完成之后我自己导出 Gerber并做一轮网表比对和 DRC 检查。这个过程我不会省略因为模型再聪明也不代表它能理解我这块板子的模拟采样精度要求。你让 AI 去画一块 LED 灯板问题不大但让它画高精度 ADC 的模拟前端它很容易把模拟输入走线和数字开关信号贴得太近。4.3 那些我仍然会亲自把关的地方有一类项目我会明确不让 AI 碰至少目前不会让它独立完成反激式开关电源、高精度模拟采集、射频、高速差分、医疗和车载相关板卡。为什么因为这些领域的关键点不是“线能不能连通”而是物理场问题。反激式开关电源要算爬电距离要考虑变压器屏蔽、Y 电容位置、环路面积高速信号要控制等长、过孔 stub、回流路径医疗和车载还要满足安规、器件认证、失效分析。这些不是靠通用规则就能兜底的需要大量的实战经验。我可以接受 AI 在这些项目里做辅助计算、文档整理、参考设计检索但最终布局和关键规则我一定会亲自确认。这里不是不信任 AI而是出了事要有人负责。AI 不会替你去医院、去产线、去客户现场。5. 硬件工程师成长之路在 AI 时代应该怎么练级5.1 从“画板的人”变成“定义约束的人”AI 能画板以后画板这个人肉动作的价值会持续下降但“定义约束”的价值反而会上升。什么叫定义约束就是在画板之前你需要搞清楚哪些网络是关键网络哪些区域需要禁布哪一层要保持完整地平面哪些线要等长哪些器件必须靠近接口哪些地方要避开螺丝孔和结构件你把约束定义得越精确AI 就越听话你定义不了AI 就只能用默认值猜。这个能力恰恰来自你对电路、电磁场、工艺和成本的综合理解。所以我现在带新人第一件事不是让他们背 Allegro 快捷键而是让他们练习写需求文档和约束清单。先把问题想明白再动手画线。这个习惯放到 AI 时代只会越来越重要。5.2 工具选型Allegro、AD、嘉立创EDA该怎么学总有朋友问我现在开始学 PCB应该先学 Cadence、Altium Designer 还是嘉立创EDA我的建议很简单看你的项目复杂度。只做简单单片机板嘉立创EDA 完全够用上手快打样对接也顺畅。做稍微复杂、需要多人协作和规范设计的板子AD 很合适尤其是它的原理图和 PCB 交互非常方便。如果做高速数字板、服务器主板、复杂电源系统Cadence Allegro 基本是行业硬门槛。但工具只是工具真正通用的是设计规则感。用 Allegro 能想明白叠层、阻抗、约束规则换到 AD 也一样能干活。反过来如果你只会点鼠标布线不懂什么是 Net Class、什么是 Room、什么是规则优先级换哪个工具都一样抓瞎。关于快捷键Allegro 的快捷键设置完全可以自定义。不要急着抄别人的脚本先想清楚自己每天重复最多的动作是什么。比如我最常用的是移动、走线、换层、打孔、改约束那就把这几个操作绑到顺手的位置上。其他用得少的按默认就行。5.3 值钱的不是会画线而是会判断这些年硬件岗笔试和面试越来越不满足于“背八股文”。以前喜欢考线宽电流表、常用封装尺寸这种记忆性内容现在很多题目开始给一个不完整的场景让你判断这个板子可能哪里有问题、应该从哪里入手查。比如问一块 ADC 采集板软件读到的数据跳变很严重你会怎么排查这种题没有标准答案考的就是系统判断力。是先查电源纹波还是先查模拟地分割还是先查 SPI 时钟干扰还是先查参考电压这些经验AI 可以给你列出一百条可能原因但最终拍板做决定、按优先级一个个验证的人还是工程师本人。所以我的观点是硬件工程师吃香的终极能力不是会使用某个 EDA 工具而是会判断一块板子从设计到量产的全链路风险。6. 常见问题与避坑实录6.1 为什么我不建议接“Gerber 转 PCB”的活开头说过Gerber 文件本质是光绘文件给板厂看的不是给工程师改设计的源码。它里面没有网表、没有器件位号、没有封装属性只有一层层的图形数据。网上那些“一键把 Gerber 转成可编辑 AD 工程”的工具我试过几个。结果多数是只还原了外形和焊盘网络连接全部丢失封装变成一块块孤立的铜箔。你想在还原出来的文件里挪一个电阻焊盘和走线关联不上改起来比重画还痛苦。如果你遇到有人问“Gerber 文件怎么转成 PCB 文件”先确认他的真实需求。如果只是要一张示意图那好办如果是想改设计最靠谱的路径是找到原始工程文件或者照着实物抄板重画。指望 AI 直接帮你从 Gerber 还原出完美工程目前还是一场空。6.2 自动布线为什么总是“看起来能用实际上不敢发”自动布线不是新东西很多 EDA 工具早就内置了。GPT-6 Astra 画 PCB本质上也是在做更聪明的自动布线。自动布线最大的问题不是连不连得通而是它不理解“为什么这条线要走这里”。它可能为了绕开一个过孔把电源线绕到电感正下方也可能为了让 DRC 清零把复位信号拉到板子边缘绕一大圈。DRC 报零错误不代表走线没有破坏参考平面不代表电磁兼容性能合格更不代表板子方便生产、方便维修。还有朋友遇到过一个典型问题在 AD 里给网络创建了 Net Class一从原理图导入 PCB类就没了。这大概率是因为规则的优先级没有设置好或者同步的时候把旧的类覆盖了。解决方法是把 Net Class 和 Clearance 规则都建在 PCB 工程的规则管理器里导入前检查一下“Design Rules”是否勾选了保留自定义规则。这个坑很隐蔽踩过的人不在少数。6.3 板厂退单/打样失败常见原因速查表最后给大家整理一张实战速查表都是我自己和身边同事踩过的坑希望对你有用板厂反馈常见原因解决办法丝印模糊、看不清位号丝印压在焊盘上或面积太小发板前检查丝印层避开焊盘和 Via钻孔文件不完整金属化孔和非金属化孔没区分导出 NC Drill 时确认文件类型和槽孔信息板框不闭合/没法加工外形层没闭合或缺少圆角用机械层画完整板框标注尺寸公差Gerber 少层或层反导出时漏勾了底面对应层用 CAM350 或板厂在线预览逐层检查最小线宽/线距超工艺设计规则设置过激进先查目标板厂的工艺能力表再设定焊盘环宽不足过孔孔径太大、焊盘太小按工厂最小环宽要求设计 via 焊盘我个人的习惯是每次发板前跑一遍完整的 DRC然后用板厂在线工具逐层预览尤其是丝印、阻焊、钻孔这三层。宁可多花十分钟检查也不要等样板寄回来再返工。最后再说一个这些年攒下来的体会。我不太担心 GPT-6 Astra 开始画 PCB真正让我担心的是自己哪天只把“画 PCB”当成全部本事。AI 能把线条画得越来越快、越来越规整但它不会替我去理解为什么电源纹波会在某个频率暴涨不会替我去板厂跟单更不会替我把客诉的板子切开做切片分析。这些需要负责、需要判断、需要经验的事短期来看还是得人来做。我现在会让模型帮我写脚本、检查规则、甚至出初稿但发板之前依然会亲手把每一条关键网络再过一遍。这个习惯放到未来十年应该都不过时。
