1. 偏置产生电路到底是什么先聊点实际的。你在做模拟集成电路设计时有没有遇到过这种场景运放搭好了增益和带宽仿真都挺漂亮结果一接上某个模块静态工作点全乱了输出共模电平漂得离谱波形怎么看怎么不对劲。或者更隐蔽的芯片样品回来后跑功能测试同一个批次里有些片子能工作有些片子功耗高出一大截还有些在某个温度区间直接罢工。这类问题的根子往往不在主放大链路本身而是出在那个看似不起眼、处于“金字塔底座”的偏置产生电路Bias Generation Circuit上。偏置产生电路的核心任务很纯粹在电源电压、工艺角Process Corner、温度Temperature都在变化的情况下给全芯片的内部电路提供一组稳定的、可预期的偏置电压和偏置电流。说得直白一点它决定了每一级放大器吃多少电流、工作在什么工作区、能达到多高的增益、能跑多快的带宽甚至决定了带隙基准的启动是否顺利、振荡器的起振条件是否满足。没有它芯片里的每一个晶体管都像没有“座位”的观众不知道该站哪里、该以什么姿态工作。很多人容易把“偏置电路”和“基准源”混为一谈。两者确实关系密切但定位不一样基准源追求的是电压或电流的绝对精度和温漂特性典型如带隙基准目标做到多少ppm/°C而偏置电路更看重的是“给下游提供一个干净、稳定、可复制的直流工作点”。很多设计里偏置电路会直接借用基准源的输出然后把基准电流通过电流镜复制到全芯片各个角落也有不少设计把偏置产生本身跟基准源合在一起做。但不管哪种做法偏置产生电路要回答的核心问题始终是那句在不理想的世界里如何稳定地把“工作点”分发给每一个需要它的晶体管。我见过不少刚入行的工程师把大量精力花在主放大器、比较器这些“主角”上觉得偏置嘛随便搭个电流镜不就行了。结果一到流片回来测试就露馅有的电流镜比例因为版图对称问题失配严重有的偏置电压被电源上的纹波一路串进去搞得输出噪声指标完全没法看。真正重要的经验是偏置产生电路不是配角它是整个芯片的“脊柱”。这篇内容我就结合自己做过的几个项目把这个容易被低估的模块从头到尾拆开讲一遍。2. 偏置架构的核心思路从粗放到精细2.1 最朴素的做法电阻降压之外的考量先从一个最简单的偏置方式说起用电阻从电源分压给共栅管或者运放尾电流源提供一个栅极电压。诚然这种方法在分立元件电路里极其常见比如给一个JFET放大器设栅极电压、给运放设置同相输入端直流电平一个两个电阻搞定简单直接。但在集成电路里这种“电阻分压产生偏置电压”的做法有一个致命问题它是电源电压依赖的Supply Dependent。假如电源是3.3V你用两个等值电阻分压得到1.65V给尾电流源栅极听起来没毛病。可一旦电源电压有波动比如电池供电从4.2V掉到3.0V这个偏置电压跟着变尾电流管的Vgs变了电流变了整个放大器的跨导、输出摆幅、带宽全变了。更糟糕的是电阻本身在工艺里有±20%甚至更大的绝对误差两个电阻的比值虽然相对精准但绝对分压值仍然不可控。所以这种方案在片内高性能模块里基本被淘汰只适合极低成本的消费类芯片里做某些不讲究的偏置或者作为芯片外部的手动调节手段。现实中片内偏置的主流路径是先通过某个机制产生一个与电源无关Supply Independent的基准电流再用电流镜把这个电流复制出去。经典教材上的“威尔逊电流源”、“共源共栅电流镜”解决的是输出阻抗和镜像精度的问题但它们的源头电流从哪里来答案就是自举偏置结构最典型的就是β乘法器Beta Multiplier也叫Self-Biased Current Source。2.2 β乘法器原理一个有趣的“自我设定”电流源β乘法器的电路结构一般长这样两条支路左边支路串一个电阻或者用工作在深三极管区的MOS管代替两条支路的管子尺寸按比例设计比如1:K通过电流镜把两边的电流锁定成比例关系。因为两边的Vgs有差值这个差值体现在电阻上的压降从而决定了支路电流。最后得到的结果是输出电流I 2 / (μn·Cox·(W/L)) · (1/R²) · (1 - 1/√K)²这里面Kn和R是关键参数。你会发现电流表达式中并没有出现电源电压VDD这是一个一阶意义上与电源无关的电流源。这个结构妙就妙在“自我设定”它不依赖任何外部参考电压而是靠两个管子的Vgs失配本质是电流密度差异在电阻上产生一个电压这个电压反过来确定了电流大小。只要电流镜的匹配设计得当电源电压在一定范围内变化这个电流基本纹丝不动。这也是为什么模拟芯片里大量偏置都以β乘法器作为源头电流发生器。但注意我上面说的“一阶意义上”很重要。实际中β乘法器的电流仍然受几个非理想因素影响沟道长度调制效应λ、体效应、电阻的温度系数、MOS管阈值电压的工艺漂移等。所以它只能做到“大致不随电源变化”绝对精度并不高还需要配合后续的修调Trim或与带隙基准结合。如果你追求的是一颗芯片的偏置电流在全温度范围内变化小于5%那β乘法器单打独斗是不够的要么用修调电阻要么直接换成带隙基准电流镜的组合。2.3 电流镜复制精度、阻抗和失配的三角关系有了源头电流之后剩下的工作就是把它复制到各个负载去。这就不得不提电流镜的设计。很多新人画电流镜就是简单的两个NMOS栅极连在一起源极接地完事。这种简单电流镜在小电流、低压差场景下勉强够用但在高精度、高压摆率、宽摆幅的应用里远远不够。核心问题有三个输出阻抗不够高、阈值失配和Vds失配。输出阻抗不够高意味着输出电流会随输出电压变化而变化这在给高增益运放做尾电流源时相当于给运放的共模抑制比CMRR和电源抑制比PSRR拖后腿。阈值失配来源于版图上管子的工艺梯度、边缘效应和应力差异即使电路图上W/L完全一致实际流片后两边的Vt也会差几毫伏到十几毫伏。在小电流密度场合几毫伏Vt失配可能带来百分之几十的电流误差。Vds失配是最容易被忽视的如果两个管子的漏源电压不一样即使Vgs一致因为沟道长度调制效应电流也会不同。常规解法是使用共源共栅Cascode结构把镜像管的Vds阻抗和一致性锁住或者在版图上让镜像管的漏端环境尽量对称。我自己的习惯是对于偏置产生电路和电流镜优先让“源头管”和“镜像管”保持完全相同的周围环境源端尽量都接到同一条虚拟地版图用Common Centroid或Interdigitation的方式减小工艺梯度影响。流片前也一定要跑蒙特卡洛失配仿真看看偏置电流的分布范围是否能被后级电路接受。3. 拓扑选型与偏置档位设计3.1 不同偏置拓扑的取舍市面上常见的偏置产生拓扑大概有四种我整理了一张对比表方便你在项目初期快速定方向拓扑类型代表性结构电源抑制温漂特性功耗/面积适用场景电阻分压型两个电阻串在电源与地之间差一般极低/小极低成本、精度要求不高的静态偏置阈值电压型Vgs复制、Vt参考型中较差Vt温漂负温度系数低/小简单偏置、某些低压场景β乘法器自举电流源、K比例失配电阻好由电阻温度系数决定可调低/小片内通用偏置电流源最常用带隙基准型Bandgap运放电流镜极好好一阶补偿后典型20-50ppm/°C高/较大高精度ADC/DAC、LDO、传感器接口从这张表能看出来没有绝对完美的拓扑只有适合当前项目约束的选择。比如我之前做过一颗极低功耗的传感器接口芯片整个模拟部分只有几十微安预算那就不能动不动上带隙基准——它的运放、启动电路、多晶硅电阻本身就要吃不少静态电流。这种情况下一个优化过的β乘法器配合低温度系数电阻比如TCR补偿后的多晶电阻或金属薄膜电阻反而更合适。反过来如果做的是16位以上精度的ADC内部需要一个非常稳定的基准电流给DAC和比较器那β乘法器就撑不住了必须带隙基准打底。而且带隙核心的输出还要经过斩波Chopper、修调等进一步优化才有底气保证在pvT和老化条件下都稳定。3.2 如何设计多档偏置电流现代芯片里很少只有一个偏置电流通常有两个维度一是有多路不等的电流需求比如IO驱动级要毫安级低噪声放大器要几百微安休眠模式只要几微安二是不同模块对噪声、精度、功耗的敏感度不一样需要各自独立的供电轨或偏置电平。多档偏置设计的基本方法是从一个基准电流出发用不同比例的电流镜拉出多路电流。比如基准电流50µA通过1:2、1:0.5、1:0.1的镜像得到100µA、25µA、5µA等多路。关键点在于第一大比例镜像容易受失配影响。1:0.1这种缩小比例意味着镜像管面积很大或源管面积很小但尺寸差异导致边缘效应和阈值失配都被放大。我一般建议单级镜像比例控制在1:1到1:4之间如果必须跨越大比例就分级镜像每级尽量不要超过4倍。第二噪声性能要考虑。从同一个基准电流源拉出的支路噪声和PSRR特性跟基准源本身一脉相承。射频前端或高精度模拟模块用的偏置电流最好在镜像到该模块时再经过一级RC滤波或者用低通滤波器把偏置线的噪声压下去。这个RC滤波的转折频率怎么选可以结合模块对电源噪声的敏感频段来设定比如音频CODEC里常见的是把偏置滤波做到几百Hz以下数据转换器的有时会做到几十kHz总之是越低越好但必须保证低到不影响驱动能力和建立时间。第三休眠和关断控制。现在的SoC和IoT芯片都会要求低功耗待机偏置产生电路必须支持可关断。这个不是简单加一个开关管就行——关断时偏置线上的电荷要能泄放掉而且要保证再开启时能快速稳定不能有大的过冲。所以需要在偏置输出端加一个泄放开关和软启动机制。我在项目里常这么实现关断信号同时关断偏置核心的源电流和输出端的下拉管这样重新使能时偏置电容从零开始充电不会产生瞬间大电流。3.3 启动电路设计的必要性与实现所有自举偏置结构包括β乘法器都有一个四两拨千斤的经典问题启动Start-Up。因为自举结构的数学方程有两个解一个是期望的稳定工作点正常电流另一个是零电流态——所有管子都处于微弱导通或截止状态电路像被“冻住”一样什么电流都没有。如果没有启动电路上电后整个偏置可能卡死在零电流态后级放大器全部没有静态电流芯片表现为“死机”。启动电路的设计思路很简单在检测到偏置支路电流为零或接近零时向某个关键节点注入一个小电流破坏零电流态的平衡让系统滑向正常态一旦正常态建立启动电路必须自动“退出”不能再影响正常工作点的精度。比较经典的是电阻二极管/电容组合的启动结构。举个例子在β乘法器的某个栅极节点挂一个带弱下拉的启动PMOS其栅极接到电源分压点电源上电瞬间分压点通过RC延迟保持低电平启动PMOS导通向偏置支路注入电流等偏置建立后分压点升到高电平启动PMOS被关掉。这个方案的RC时间常数要设计得当太大则启动慢太小则可能还没来得及启动就关了。一个常用的经验值是把启动时间常数设为主偏置建立时间的3~5倍确保各种工艺角下都能可靠启动。数字式启动电路也越来越常见用比较器监测某节点电压低于参考就触发注入电流高于参考就关闭。它更精确但要考虑比较器本身的偏置和迟滞复杂度高一些。不管哪种方式启动电路流片前一定要做全角的瞬态仿真尤其是最慢的工艺角最低温最低电源电压下确认偏置能可靠拉起来。我吃过亏有一版设计的偏置在SS角、零下四十度仿真能启动但实测个别芯片在低温启动后偏置电压爬得很慢后来发现是启动电流太小驱动不了偏置节点的寄生电容。那之后我所有启动电路都额外留了2倍以上的电流裕量。4. 实操过程搭建、仿真与调试偏置产生电路4.1 第一步明确需求和指标开始画原理图之前先把偏置产生电路的需求问卷填清楚需要产生哪些电压和电流分别给哪些模块用各模块的电流预算和电压余量是多少电源电压范围是多少最低压差Headroom条件下偏置电流的允变范围是多少温度范围是多宽在这个范围内偏置电流的漂移上限是多少功耗预算多少片内是否有休眠模式休眠时偏置是否必须完全关断噪声敏感度如何偏置线上的噪声会不会耦合到射频或高精度模拟链路外接元件数量是否受限能否使用片外电阻精度更高、温漂更小这些问题想清楚了后续选拓扑和定参数就有据可依。比如需求是“1.8V电源、全温度-40到125°C、偏置电流漂移10%”那β乘法器适当修调就够用如果需求是“1.8V电源、温漂2%”很可能需要做二阶温度补偿或者直接上带隙。4.2 第二步选择拓扑和手算关键参数假设选定β乘法器方案下一步就是手算。以PMOS电流镜版β乘法器为例电路主要参数是两侧电流镜比例K、电阻R、管子的W/L。手算步骤大致如下先定目标电流IREF比如10µA。选定电流镜比例K我一般取4因为K值过大失配会更明显K4时面积和精度的平衡较好。已知K利用β乘法器的电流公式反推电阻R。注意这里的μCox和阈值电压都是工艺相关的模型参数可以从仿真模型库里查到典型值但流片后会有偏差所以手算只做初步估量精确值靠仿真修正。定管子的过驱动电压Vov。偏置管通常设计在弱到中等反型之间过驱动电压取100~300mV比较常见。Vov太小则对阈值失配太敏感Vov太大则Headroom消耗大。根据IREF和Vov计算W/LW/L 2IREF / (μCox · Vov²)。确认电阻的绝对精度和温漂片内多晶硅电阻方块值随工艺波动温漂系数可能是几百ppm/°C。如果温漂太敏感可以用两种相反温度系数的电阻串联/并联做一阶补偿。比如一个例子假设μnCox 200µA/V²目标电流10µAK4电阻用方阻1kΩ/sq的多晶硅。根据公式反推R需要大约几十kΩ量级。具体值仿真几轮再修正。提示手算的目的是把握量级和趋势不是追求跟仿真一丝不差。真实设计流程中手算定初值Spectre/SPICE仿真定终值。4.3 第三步搭建电路设置仿真环境原理图部分除了核心的β乘法器和电流镜不要漏掉启动电路和输出钳位保护电路。偏置输出节点在正常工作时维持某个电压但在某些异常状态比如ESD事件或电源浪涌下可能过压需要加钳位保护防止偏置管栅氧击穿。仿真环境我只想说三点第一PVT角矩阵别偷懒。至少要跑五个工艺角TT、FF、SS、SF、FS×三个温度-40°C、27°C、125°C×三档电压标称±10%。这叫5×3×345个组合跑一个关键指标扫描基本能覆盖流片后可能遇到的范围。如果想更严谨把电阻角也加进去比如poly电阻的res_typ、res_max、res_min。第二蒙特卡洛仿真失配工艺一定要跑。它反映的是同一批次不同Die之间的差异以及同一片芯片内不同位置的差异。对于偏置产生电路重点看IREF的3σ分布范围是否被后级接受。通常如果IREF的3σ偏差超过±15%就要考虑加大管子面积或者调整电路结构来改善匹配。第三瞬态启动仿真至关重要。在标称和最慢角SS低温低压条件下从电源上电开始仿真观察偏置电流是否能在规定时间内比如10µs建立到目标值的90%以上同时不能有巨大过冲。如果启动时间太长需要调整启动电路参数。4.4 第四步典型参数验证与常见设计陷阱验证时可关注几个核心指标指标测试方法合格参考偏置电流绝对值DC扫描温度/电压观察IREF变化满足设计指标如±10%电源抑制比PSRR在VDD加AC扰动测偏置电流的AC响应低频下越小越好-60dB启动时间瞬态仿真从VDD上电到电流稳定与规格书要求一致如10µs失配灵敏度Monte Carlo跑200点看IREF的σ3σ/mean 15%噪声偏置输出端噪声谱密度需满足后级对偏置噪声的上限设计陷阱方面我提几个高频翻车点偏置管子的沟道长度不要太短。为了省面积用最小沟道长度后果是沟道长度调制和DIBL效应把输出阻抗做得很差电流随电压大幅变化。我一般偏置管的L取1~2µm具体看工艺节点如果是深亚微米工艺L取该工艺的最小值3~5倍比较稳妥牺牲一点速度换稳定。电流镜失配不只是W/L比例的事。源端和漏端的电压要尽量对齐尤其是一对多复制时每个分支的漏端电压不同会导致镜像误差。用Cascode结构能显著改善。偏置线上的电容要控制好。虽然偏置节点喜欢加大电容滤噪但电容太大一方面启动变慢另一方面如果偏置在芯片内部以长走线形式发送到远端模块走线寄生电容也可能导致环路不稳定少数自举结构有内部负反馈环路会在某种极端条件下振起来。必要时在远端模块旁边加本地去耦电容。温度反转点。有些电流源在全温区上的表现并非单调可能在低温端电流偏大在高温端电流又掉头上升。如果后级放大器对偏置电流方向敏感这种非单调变化会造成系统性能的温度反转。建议全温区画一下曲线确认单调性。5. 经典问题排查与实用技巧5.1 偏置电压被外部噪声严重干扰现象输出电压波形上叠加了明显的开关噪声或射频噪声原因分析偏置输出到负载模块的路径过长受到数字模块开关噪声的容性耦合或衬底耦合或者偏置源本身的PSRR不够电源上的噪声直接穿透偏置产生电路。排查思路先用Spectre瞬态仿真对比带/不带数字模块开关噪声的情况如果是衬底耦合版图上加强guard ring隔离并把偏置产生电路放到离数字模块较远的位置如果是电源穿透可以在偏置输出端增加RC滤波或改用Cascode结构提高PSRR。我在实际项目里还见过一种情况偏置电压本身就干净但偏置线在经过某个模块上方时走线下面的有源区翻转产生跳跃的耦合电流导致偏置线被干扰。这种情况在版图上把偏置线做成屏蔽结构两侧加VSS屏蔽线就能压下去。5.2 偏置电路启动后电流低于设计值现象仿真的TT角电流正常但流片后某些芯片的偏置电流整体偏低20%~30%功能能跑但性能差强人意原因分析最常见的是电阻工艺角变化和MOS管阈值漂移叠加。片内多晶硅电阻存在较大绝对误差有时会达到±25%如果电流源对电阻值敏感β乘法器电流跟R成反比那电流自然跟着跑偏。排查与解决最可靠的办法是加修调Trim。在设计阶段预留修调开关位比如在电阻串上并联或串联不同阻值的调整支路通过熔丝或寄存器控制。流片后用ATE测试偏置电流写入修调码进一步校准。对于要求绝对精度的场景这是刚需。哪怕没有ATE至少在设计阶段多做几轮PVT蒙特卡洛摸清最坏情况提前判断是否需要修调。5.3 偏置输出端出现异常振荡现象偏置电流在某个电压或温度条件下出现约几十MHz的振荡后级运放随之出现自激原因分析自举偏置结构内部有多个环路比如电流镜的共源节点反馈路径。当环路增益和相位条件满足时就可能振荡尤其是在加了较大的偏置电容后主极点被拉低反而可能让某个次极点进入单位增益带宽内。排查与解决看环路增益和相位裕度——把偏置源环路断开在注入测试点做STBStability仿真检查相位裕度。改善方法包括减小反馈环路的增益、在环路内增加一个零点例如给偏置管并联一个小电阻或者优化偏置电容的位置。这个案例给我一个教训偏置电路看似是DC模块AC稳定性一点都不能省。综合来看偏置产生电路的设计本质上是“精度、稳定性、功耗、面积”这四维指标的拉锯战。每一个看似不起眼的参数选择比如镜像比例K、沟道长度L、启动电阻大小背后都是对这些指标的平衡和妥协。6. 我的几点工程体会做偏置电路这些年最大的体会是这个模块的难度不在理论上有什么高深莫测的东西而在于它对细节的敏感度太高了。一个几微安的电流误差、一根偏置线走线位置不对、启动时序差了几微秒都可能在系统级测试时才暴露定位起来费时费力往往还要连累主功能模块一起背锅。所以我在项目里会特别强调“偏置先行”的策略主链路的功能设计还没完全定型偏置产生电路的拓扑和指标就先定下来因为主链路的很多参数反过来依赖于偏置电压和电流的波动范围。同步推进、接口明确能在后期省掉大量联调的痛苦。另外仿真做足不等于流片无忧。实测的偏置电流、启动时间、噪声表现跟仿真结果之间必然有差距差距有多大、是否可以接受这需要靠前期充分的PVT蒙特卡洛摸底和对版图细节的洁癖来共同决定。如果你正在做一颗新芯片我的建议是偏置电路预留修调、预留外部电阻替代选项、预留测试探出点这三样装备能在调试阶段救你无数次。最后再分享一个小技巧验证偏置电路是否真正“电源无关”可以在Spectre里跑一个快速DC扫描——把电源电压从最低工作电压缓慢扫到最高值观察偏置电流的变化曲线。好的偏置电路应该在一个较宽的电压区间内输出电流为一条平坦线如果曲线斜率很明显说明电源抑制能力不足这比看任何单一静态指标都来得直观。每次画完偏置我都会先跑这一个扫描心里就大致有底了。
偏置产生电路设计详解：从β乘法器到电流镜与启动电路
1. 偏置产生电路到底是什么先聊点实际的。你在做模拟集成电路设计时有没有遇到过这种场景运放搭好了增益和带宽仿真都挺漂亮结果一接上某个模块静态工作点全乱了输出共模电平漂得离谱波形怎么看怎么不对劲。或者更隐蔽的芯片样品回来后跑功能测试同一个批次里有些片子能工作有些片子功耗高出一大截还有些在某个温度区间直接罢工。这类问题的根子往往不在主放大链路本身而是出在那个看似不起眼、处于“金字塔底座”的偏置产生电路Bias Generation Circuit上。偏置产生电路的核心任务很纯粹在电源电压、工艺角Process Corner、温度Temperature都在变化的情况下给全芯片的内部电路提供一组稳定的、可预期的偏置电压和偏置电流。说得直白一点它决定了每一级放大器吃多少电流、工作在什么工作区、能达到多高的增益、能跑多快的带宽甚至决定了带隙基准的启动是否顺利、振荡器的起振条件是否满足。没有它芯片里的每一个晶体管都像没有“座位”的观众不知道该站哪里、该以什么姿态工作。很多人容易把“偏置电路”和“基准源”混为一谈。两者确实关系密切但定位不一样基准源追求的是电压或电流的绝对精度和温漂特性典型如带隙基准目标做到多少ppm/°C而偏置电路更看重的是“给下游提供一个干净、稳定、可复制的直流工作点”。很多设计里偏置电路会直接借用基准源的输出然后把基准电流通过电流镜复制到全芯片各个角落也有不少设计把偏置产生本身跟基准源合在一起做。但不管哪种做法偏置产生电路要回答的核心问题始终是那句在不理想的世界里如何稳定地把“工作点”分发给每一个需要它的晶体管。我见过不少刚入行的工程师把大量精力花在主放大器、比较器这些“主角”上觉得偏置嘛随便搭个电流镜不就行了。结果一到流片回来测试就露馅有的电流镜比例因为版图对称问题失配严重有的偏置电压被电源上的纹波一路串进去搞得输出噪声指标完全没法看。真正重要的经验是偏置产生电路不是配角它是整个芯片的“脊柱”。这篇内容我就结合自己做过的几个项目把这个容易被低估的模块从头到尾拆开讲一遍。2. 偏置架构的核心思路从粗放到精细2.1 最朴素的做法电阻降压之外的考量先从一个最简单的偏置方式说起用电阻从电源分压给共栅管或者运放尾电流源提供一个栅极电压。诚然这种方法在分立元件电路里极其常见比如给一个JFET放大器设栅极电压、给运放设置同相输入端直流电平一个两个电阻搞定简单直接。但在集成电路里这种“电阻分压产生偏置电压”的做法有一个致命问题它是电源电压依赖的Supply Dependent。假如电源是3.3V你用两个等值电阻分压得到1.65V给尾电流源栅极听起来没毛病。可一旦电源电压有波动比如电池供电从4.2V掉到3.0V这个偏置电压跟着变尾电流管的Vgs变了电流变了整个放大器的跨导、输出摆幅、带宽全变了。更糟糕的是电阻本身在工艺里有±20%甚至更大的绝对误差两个电阻的比值虽然相对精准但绝对分压值仍然不可控。所以这种方案在片内高性能模块里基本被淘汰只适合极低成本的消费类芯片里做某些不讲究的偏置或者作为芯片外部的手动调节手段。现实中片内偏置的主流路径是先通过某个机制产生一个与电源无关Supply Independent的基准电流再用电流镜把这个电流复制出去。经典教材上的“威尔逊电流源”、“共源共栅电流镜”解决的是输出阻抗和镜像精度的问题但它们的源头电流从哪里来答案就是自举偏置结构最典型的就是β乘法器Beta Multiplier也叫Self-Biased Current Source。2.2 β乘法器原理一个有趣的“自我设定”电流源β乘法器的电路结构一般长这样两条支路左边支路串一个电阻或者用工作在深三极管区的MOS管代替两条支路的管子尺寸按比例设计比如1:K通过电流镜把两边的电流锁定成比例关系。因为两边的Vgs有差值这个差值体现在电阻上的压降从而决定了支路电流。最后得到的结果是输出电流I 2 / (μn·Cox·(W/L)) · (1/R²) · (1 - 1/√K)²这里面Kn和R是关键参数。你会发现电流表达式中并没有出现电源电压VDD这是一个一阶意义上与电源无关的电流源。这个结构妙就妙在“自我设定”它不依赖任何外部参考电压而是靠两个管子的Vgs失配本质是电流密度差异在电阻上产生一个电压这个电压反过来确定了电流大小。只要电流镜的匹配设计得当电源电压在一定范围内变化这个电流基本纹丝不动。这也是为什么模拟芯片里大量偏置都以β乘法器作为源头电流发生器。但注意我上面说的“一阶意义上”很重要。实际中β乘法器的电流仍然受几个非理想因素影响沟道长度调制效应λ、体效应、电阻的温度系数、MOS管阈值电压的工艺漂移等。所以它只能做到“大致不随电源变化”绝对精度并不高还需要配合后续的修调Trim或与带隙基准结合。如果你追求的是一颗芯片的偏置电流在全温度范围内变化小于5%那β乘法器单打独斗是不够的要么用修调电阻要么直接换成带隙基准电流镜的组合。2.3 电流镜复制精度、阻抗和失配的三角关系有了源头电流之后剩下的工作就是把它复制到各个负载去。这就不得不提电流镜的设计。很多新人画电流镜就是简单的两个NMOS栅极连在一起源极接地完事。这种简单电流镜在小电流、低压差场景下勉强够用但在高精度、高压摆率、宽摆幅的应用里远远不够。核心问题有三个输出阻抗不够高、阈值失配和Vds失配。输出阻抗不够高意味着输出电流会随输出电压变化而变化这在给高增益运放做尾电流源时相当于给运放的共模抑制比CMRR和电源抑制比PSRR拖后腿。阈值失配来源于版图上管子的工艺梯度、边缘效应和应力差异即使电路图上W/L完全一致实际流片后两边的Vt也会差几毫伏到十几毫伏。在小电流密度场合几毫伏Vt失配可能带来百分之几十的电流误差。Vds失配是最容易被忽视的如果两个管子的漏源电压不一样即使Vgs一致因为沟道长度调制效应电流也会不同。常规解法是使用共源共栅Cascode结构把镜像管的Vds阻抗和一致性锁住或者在版图上让镜像管的漏端环境尽量对称。我自己的习惯是对于偏置产生电路和电流镜优先让“源头管”和“镜像管”保持完全相同的周围环境源端尽量都接到同一条虚拟地版图用Common Centroid或Interdigitation的方式减小工艺梯度影响。流片前也一定要跑蒙特卡洛失配仿真看看偏置电流的分布范围是否能被后级电路接受。3. 拓扑选型与偏置档位设计3.1 不同偏置拓扑的取舍市面上常见的偏置产生拓扑大概有四种我整理了一张对比表方便你在项目初期快速定方向拓扑类型代表性结构电源抑制温漂特性功耗/面积适用场景电阻分压型两个电阻串在电源与地之间差一般极低/小极低成本、精度要求不高的静态偏置阈值电压型Vgs复制、Vt参考型中较差Vt温漂负温度系数低/小简单偏置、某些低压场景β乘法器自举电流源、K比例失配电阻好由电阻温度系数决定可调低/小片内通用偏置电流源最常用带隙基准型Bandgap运放电流镜极好好一阶补偿后典型20-50ppm/°C高/较大高精度ADC/DAC、LDO、传感器接口从这张表能看出来没有绝对完美的拓扑只有适合当前项目约束的选择。比如我之前做过一颗极低功耗的传感器接口芯片整个模拟部分只有几十微安预算那就不能动不动上带隙基准——它的运放、启动电路、多晶硅电阻本身就要吃不少静态电流。这种情况下一个优化过的β乘法器配合低温度系数电阻比如TCR补偿后的多晶电阻或金属薄膜电阻反而更合适。反过来如果做的是16位以上精度的ADC内部需要一个非常稳定的基准电流给DAC和比较器那β乘法器就撑不住了必须带隙基准打底。而且带隙核心的输出还要经过斩波Chopper、修调等进一步优化才有底气保证在pvT和老化条件下都稳定。3.2 如何设计多档偏置电流现代芯片里很少只有一个偏置电流通常有两个维度一是有多路不等的电流需求比如IO驱动级要毫安级低噪声放大器要几百微安休眠模式只要几微安二是不同模块对噪声、精度、功耗的敏感度不一样需要各自独立的供电轨或偏置电平。多档偏置设计的基本方法是从一个基准电流出发用不同比例的电流镜拉出多路电流。比如基准电流50µA通过1:2、1:0.5、1:0.1的镜像得到100µA、25µA、5µA等多路。关键点在于第一大比例镜像容易受失配影响。1:0.1这种缩小比例意味着镜像管面积很大或源管面积很小但尺寸差异导致边缘效应和阈值失配都被放大。我一般建议单级镜像比例控制在1:1到1:4之间如果必须跨越大比例就分级镜像每级尽量不要超过4倍。第二噪声性能要考虑。从同一个基准电流源拉出的支路噪声和PSRR特性跟基准源本身一脉相承。射频前端或高精度模拟模块用的偏置电流最好在镜像到该模块时再经过一级RC滤波或者用低通滤波器把偏置线的噪声压下去。这个RC滤波的转折频率怎么选可以结合模块对电源噪声的敏感频段来设定比如音频CODEC里常见的是把偏置滤波做到几百Hz以下数据转换器的有时会做到几十kHz总之是越低越好但必须保证低到不影响驱动能力和建立时间。第三休眠和关断控制。现在的SoC和IoT芯片都会要求低功耗待机偏置产生电路必须支持可关断。这个不是简单加一个开关管就行——关断时偏置线上的电荷要能泄放掉而且要保证再开启时能快速稳定不能有大的过冲。所以需要在偏置输出端加一个泄放开关和软启动机制。我在项目里常这么实现关断信号同时关断偏置核心的源电流和输出端的下拉管这样重新使能时偏置电容从零开始充电不会产生瞬间大电流。3.3 启动电路设计的必要性与实现所有自举偏置结构包括β乘法器都有一个四两拨千斤的经典问题启动Start-Up。因为自举结构的数学方程有两个解一个是期望的稳定工作点正常电流另一个是零电流态——所有管子都处于微弱导通或截止状态电路像被“冻住”一样什么电流都没有。如果没有启动电路上电后整个偏置可能卡死在零电流态后级放大器全部没有静态电流芯片表现为“死机”。启动电路的设计思路很简单在检测到偏置支路电流为零或接近零时向某个关键节点注入一个小电流破坏零电流态的平衡让系统滑向正常态一旦正常态建立启动电路必须自动“退出”不能再影响正常工作点的精度。比较经典的是电阻二极管/电容组合的启动结构。举个例子在β乘法器的某个栅极节点挂一个带弱下拉的启动PMOS其栅极接到电源分压点电源上电瞬间分压点通过RC延迟保持低电平启动PMOS导通向偏置支路注入电流等偏置建立后分压点升到高电平启动PMOS被关掉。这个方案的RC时间常数要设计得当太大则启动慢太小则可能还没来得及启动就关了。一个常用的经验值是把启动时间常数设为主偏置建立时间的3~5倍确保各种工艺角下都能可靠启动。数字式启动电路也越来越常见用比较器监测某节点电压低于参考就触发注入电流高于参考就关闭。它更精确但要考虑比较器本身的偏置和迟滞复杂度高一些。不管哪种方式启动电路流片前一定要做全角的瞬态仿真尤其是最慢的工艺角最低温最低电源电压下确认偏置能可靠拉起来。我吃过亏有一版设计的偏置在SS角、零下四十度仿真能启动但实测个别芯片在低温启动后偏置电压爬得很慢后来发现是启动电流太小驱动不了偏置节点的寄生电容。那之后我所有启动电路都额外留了2倍以上的电流裕量。4. 实操过程搭建、仿真与调试偏置产生电路4.1 第一步明确需求和指标开始画原理图之前先把偏置产生电路的需求问卷填清楚需要产生哪些电压和电流分别给哪些模块用各模块的电流预算和电压余量是多少电源电压范围是多少最低压差Headroom条件下偏置电流的允变范围是多少温度范围是多宽在这个范围内偏置电流的漂移上限是多少功耗预算多少片内是否有休眠模式休眠时偏置是否必须完全关断噪声敏感度如何偏置线上的噪声会不会耦合到射频或高精度模拟链路外接元件数量是否受限能否使用片外电阻精度更高、温漂更小这些问题想清楚了后续选拓扑和定参数就有据可依。比如需求是“1.8V电源、全温度-40到125°C、偏置电流漂移10%”那β乘法器适当修调就够用如果需求是“1.8V电源、温漂2%”很可能需要做二阶温度补偿或者直接上带隙。4.2 第二步选择拓扑和手算关键参数假设选定β乘法器方案下一步就是手算。以PMOS电流镜版β乘法器为例电路主要参数是两侧电流镜比例K、电阻R、管子的W/L。手算步骤大致如下先定目标电流IREF比如10µA。选定电流镜比例K我一般取4因为K值过大失配会更明显K4时面积和精度的平衡较好。已知K利用β乘法器的电流公式反推电阻R。注意这里的μCox和阈值电压都是工艺相关的模型参数可以从仿真模型库里查到典型值但流片后会有偏差所以手算只做初步估量精确值靠仿真修正。定管子的过驱动电压Vov。偏置管通常设计在弱到中等反型之间过驱动电压取100~300mV比较常见。Vov太小则对阈值失配太敏感Vov太大则Headroom消耗大。根据IREF和Vov计算W/LW/L 2IREF / (μCox · Vov²)。确认电阻的绝对精度和温漂片内多晶硅电阻方块值随工艺波动温漂系数可能是几百ppm/°C。如果温漂太敏感可以用两种相反温度系数的电阻串联/并联做一阶补偿。比如一个例子假设μnCox 200µA/V²目标电流10µAK4电阻用方阻1kΩ/sq的多晶硅。根据公式反推R需要大约几十kΩ量级。具体值仿真几轮再修正。提示手算的目的是把握量级和趋势不是追求跟仿真一丝不差。真实设计流程中手算定初值Spectre/SPICE仿真定终值。4.3 第三步搭建电路设置仿真环境原理图部分除了核心的β乘法器和电流镜不要漏掉启动电路和输出钳位保护电路。偏置输出节点在正常工作时维持某个电压但在某些异常状态比如ESD事件或电源浪涌下可能过压需要加钳位保护防止偏置管栅氧击穿。仿真环境我只想说三点第一PVT角矩阵别偷懒。至少要跑五个工艺角TT、FF、SS、SF、FS×三个温度-40°C、27°C、125°C×三档电压标称±10%。这叫5×3×345个组合跑一个关键指标扫描基本能覆盖流片后可能遇到的范围。如果想更严谨把电阻角也加进去比如poly电阻的res_typ、res_max、res_min。第二蒙特卡洛仿真失配工艺一定要跑。它反映的是同一批次不同Die之间的差异以及同一片芯片内不同位置的差异。对于偏置产生电路重点看IREF的3σ分布范围是否被后级接受。通常如果IREF的3σ偏差超过±15%就要考虑加大管子面积或者调整电路结构来改善匹配。第三瞬态启动仿真至关重要。在标称和最慢角SS低温低压条件下从电源上电开始仿真观察偏置电流是否能在规定时间内比如10µs建立到目标值的90%以上同时不能有巨大过冲。如果启动时间太长需要调整启动电路参数。4.4 第四步典型参数验证与常见设计陷阱验证时可关注几个核心指标指标测试方法合格参考偏置电流绝对值DC扫描温度/电压观察IREF变化满足设计指标如±10%电源抑制比PSRR在VDD加AC扰动测偏置电流的AC响应低频下越小越好-60dB启动时间瞬态仿真从VDD上电到电流稳定与规格书要求一致如10µs失配灵敏度Monte Carlo跑200点看IREF的σ3σ/mean 15%噪声偏置输出端噪声谱密度需满足后级对偏置噪声的上限设计陷阱方面我提几个高频翻车点偏置管子的沟道长度不要太短。为了省面积用最小沟道长度后果是沟道长度调制和DIBL效应把输出阻抗做得很差电流随电压大幅变化。我一般偏置管的L取1~2µm具体看工艺节点如果是深亚微米工艺L取该工艺的最小值3~5倍比较稳妥牺牲一点速度换稳定。电流镜失配不只是W/L比例的事。源端和漏端的电压要尽量对齐尤其是一对多复制时每个分支的漏端电压不同会导致镜像误差。用Cascode结构能显著改善。偏置线上的电容要控制好。虽然偏置节点喜欢加大电容滤噪但电容太大一方面启动变慢另一方面如果偏置在芯片内部以长走线形式发送到远端模块走线寄生电容也可能导致环路不稳定少数自举结构有内部负反馈环路会在某种极端条件下振起来。必要时在远端模块旁边加本地去耦电容。温度反转点。有些电流源在全温区上的表现并非单调可能在低温端电流偏大在高温端电流又掉头上升。如果后级放大器对偏置电流方向敏感这种非单调变化会造成系统性能的温度反转。建议全温区画一下曲线确认单调性。5. 经典问题排查与实用技巧5.1 偏置电压被外部噪声严重干扰现象输出电压波形上叠加了明显的开关噪声或射频噪声原因分析偏置输出到负载模块的路径过长受到数字模块开关噪声的容性耦合或衬底耦合或者偏置源本身的PSRR不够电源上的噪声直接穿透偏置产生电路。排查思路先用Spectre瞬态仿真对比带/不带数字模块开关噪声的情况如果是衬底耦合版图上加强guard ring隔离并把偏置产生电路放到离数字模块较远的位置如果是电源穿透可以在偏置输出端增加RC滤波或改用Cascode结构提高PSRR。我在实际项目里还见过一种情况偏置电压本身就干净但偏置线在经过某个模块上方时走线下面的有源区翻转产生跳跃的耦合电流导致偏置线被干扰。这种情况在版图上把偏置线做成屏蔽结构两侧加VSS屏蔽线就能压下去。5.2 偏置电路启动后电流低于设计值现象仿真的TT角电流正常但流片后某些芯片的偏置电流整体偏低20%~30%功能能跑但性能差强人意原因分析最常见的是电阻工艺角变化和MOS管阈值漂移叠加。片内多晶硅电阻存在较大绝对误差有时会达到±25%如果电流源对电阻值敏感β乘法器电流跟R成反比那电流自然跟着跑偏。排查与解决最可靠的办法是加修调Trim。在设计阶段预留修调开关位比如在电阻串上并联或串联不同阻值的调整支路通过熔丝或寄存器控制。流片后用ATE测试偏置电流写入修调码进一步校准。对于要求绝对精度的场景这是刚需。哪怕没有ATE至少在设计阶段多做几轮PVT蒙特卡洛摸清最坏情况提前判断是否需要修调。5.3 偏置输出端出现异常振荡现象偏置电流在某个电压或温度条件下出现约几十MHz的振荡后级运放随之出现自激原因分析自举偏置结构内部有多个环路比如电流镜的共源节点反馈路径。当环路增益和相位条件满足时就可能振荡尤其是在加了较大的偏置电容后主极点被拉低反而可能让某个次极点进入单位增益带宽内。排查与解决看环路增益和相位裕度——把偏置源环路断开在注入测试点做STBStability仿真检查相位裕度。改善方法包括减小反馈环路的增益、在环路内增加一个零点例如给偏置管并联一个小电阻或者优化偏置电容的位置。这个案例给我一个教训偏置电路看似是DC模块AC稳定性一点都不能省。综合来看偏置产生电路的设计本质上是“精度、稳定性、功耗、面积”这四维指标的拉锯战。每一个看似不起眼的参数选择比如镜像比例K、沟道长度L、启动电阻大小背后都是对这些指标的平衡和妥协。6. 我的几点工程体会做偏置电路这些年最大的体会是这个模块的难度不在理论上有什么高深莫测的东西而在于它对细节的敏感度太高了。一个几微安的电流误差、一根偏置线走线位置不对、启动时序差了几微秒都可能在系统级测试时才暴露定位起来费时费力往往还要连累主功能模块一起背锅。所以我在项目里会特别强调“偏置先行”的策略主链路的功能设计还没完全定型偏置产生电路的拓扑和指标就先定下来因为主链路的很多参数反过来依赖于偏置电压和电流的波动范围。同步推进、接口明确能在后期省掉大量联调的痛苦。另外仿真做足不等于流片无忧。实测的偏置电流、启动时间、噪声表现跟仿真结果之间必然有差距差距有多大、是否可以接受这需要靠前期充分的PVT蒙特卡洛摸底和对版图细节的洁癖来共同决定。如果你正在做一颗新芯片我的建议是偏置电路预留修调、预留外部电阻替代选项、预留测试探出点这三样装备能在调试阶段救你无数次。最后再分享一个小技巧验证偏置电路是否真正“电源无关”可以在Spectre里跑一个快速DC扫描——把电源电压从最低工作电压缓慢扫到最高值观察偏置电流的变化曲线。好的偏置电路应该在一个较宽的电压区间内输出电流为一条平坦线如果曲线斜率很明显说明电源抑制能力不足这比看任何单一静态指标都来得直观。每次画完偏置我都会先跑这一个扫描心里就大致有底了。
