治具设计和电路设计的关系并不是“PCB Layout 结束之后再交给机械工程师开孔”那样简单的上下游分工。一块 PCBA 能否在试产阶段快速进入测试工位、在量产阶段保持低误测率很大程度上由 PCB 设计阶段是否留出了测试点、定位孔、Mark 点、工艺边和探针避让区域决定。很多硬件项目把原理图完成、Layout 跑完就当作硬件设计结束直到 ICT 针床压不下去、定位销和器件干涉、回流焊载具把关键焊盘挡住才意识到治具设计需要和电路设计在数据阶段就对齐。下面按电子制造里真实的数据流展开从治具类型、数据交接、可测试性设计、最小针点校验示例、故障排查和行业趋势几个层面把这段关系里最容易被忽视的部分讲清楚。1. 先拆清治具这个概念的边界与分类1.1 治具不只有测试针床不同工序对电路设计的依赖完全不同治具这个词在电子制造里经常被当作“测试治具”的代称实际上它覆盖的场景远比测试广。SMT 印刷需要顶针和载具回流焊需要托盘波峰焊需要保护载具ICT/FCT 需要针床烧录和老化需要压板整机组装还需要压合和保压治具。每一类治具对 PCB 设计提出的要求都不一样。从需求角度看治具可以按工序分成几类治具类别典型场景主要作用对 PCB 设计的关键依赖贴装与印刷载具SMT 印刷、贴片、回流焊支撑薄板、拼板防止变形板框、拼版、工艺边、器件高度分布波峰焊托盘插件焊接遮挡需要保护的焊点和连接器插件位置、元件高度、焊接开窗ICT 测试治具裸板或贴装后在线测试探针接触测试点检查开路短路和部分元件参数测试点、网表、表面处理、定位孔FCT 功能测试治具整板或半成品上电测试提供信号、电源、负载和操作按键测试接口、安装孔、屏蔽与天线区域烧录与老化治具固件烧录、高温老化固定板卡、提供供电和通讯接口连接器方向、安装孔位、定位柱装配与压合治具组装、贴屏、保压将多个部件夹紧到指定位置3D 结构、螺丝孔、装配顺序同一个 PCBA 在不同阶段会有多套治具这些治具并不是独立设计出来的。它们先要服从同一个 PCB 坐标系再基于同一份电路设计文件提取对应信息。如果电路设计阶段没有把定位孔和工艺基准设计得足够统一后面所有治具都要各自想办法处理定位问题会成倍增加。1.2 电路设计决定治具设计的三类数据源治具设计本质上是一个“根据产品实现固定、连通和避让”的机械工程问题但它的输入并不只是板框图而是来自电路设计和 PCB Layout 的几类数据。第一类是几何结构数据。板框外形、尺寸公差、定位孔位置和孔径、Mark 点坐标、安装孔、螺丝孔、屏蔽框和边缘器件的位置。这些决定治具用什么方式定位产品、用什么尺寸开槽、哪些位置可以压边、哪些位置必须避让。治具不是简单复制 PCB 外形而是要基于板上实际元器件的最高点、边缘净空和可夹持区域计算出支撑位置。第二类是电气网络数据。ICT 测试治具的探针要连到测试点上但探针的目标并不只是找一块金属盘而是通过金属盘连接到一个确定的网络。网络关系来自原理图和 Layout 的网表。治具工程师拿到网表后才能知道哪些测试点是电源或地哪些信号之间存在短路风险同一个网络是否需要并联多个探针来提高接触可靠性。第三类是装配材料数据。PCB 元件位置、封装高度、BOM 中连接器和特殊器件的高度决定了治具的上下模行程、探针长度、保护支撑柱位置和载具开窗。如果只给 Gerber 图而不给坐标和装配信息治具设计团队容易把探针布到高器件下方一压下去就是批量损坏。1.3 治具与电路设计不同步的典型现象不同步问题不会在项目刚开始时暴露通常要等到试产阶段才集中出现。过炉治具或波峰焊托盘遮挡焊盘时焊接工艺工程师会投诉治具设计不合理但根因往往是 PCB 上没有预留足够宽的工艺边或器件布局没有给载具支撑留出空间。ICT 测试误测率高时测试工程师先怀疑探针氧化最后才发现测试点间距过小、探针座放不下或者某个测试点被阻焊油覆盖。定位销压到连接器根部时表面看是治具孔位偏移实际是电路设计阶段没有确认定位孔与高器件之间的安全距离。这些现象说明一个核心判断治具设计不是从治具图纸开始的而是从电路设计的可测试性和可制造性规则开始的。注意不能把治具当作试产失败后的补救工具。如果电路设计阶段不预留测试点、定位孔和避让区域后面做再多精度极高的机械加工也只是在错误的基础上做修正。2. 治具设计与电路设计在真实数据流里的交接点2.1 从原理图到 Gerber 再到治具文件的数据链路在典型的电子产品开发流程中治具设计使用的数据并不是单独存在的一份“治具图”而是从同一个 EDA 设计数据中导出的多个文件组合。一个常见的数据链路如下原理图设计完成后产生网表包含器件位号和网络连接关系。PCB Layout 根据网表和结构要求摆放器件、布线、放置测试点和 Mark 点。PCB 投板前导出 Gerber RS-274X 文件、Excellon 钻孔文件和坐标文件。Gerber 文件送往 PCB 工厂做加工数据确认。坐标文件和 BOM 送往贴片厂做 SMT 贴片程序。治具设计阶段从同一套数据中提取板框、钻孔、测试点、器件高度和禁止布针区域。治具图纸和加工程序完成后在打样板上进行对位验证。这条链路里最容易出问题的是版本不一致。硬件开发过程中 PCB 经常会改版每次都可能调整器件位置、网络连接或定位孔位置。如果投板文件已经更新到 V1.2而发给治具设计团队的仍是 V1.1 的坐标和板框做出来的治具根本不是给当前板卡用的。2.2 ICT 针床最关心的文件不是 Gerber而是网表和测试点坐标很多工程师以为测试治具拿到 Gerber 就能设计这是一个很常见的误区。Gerber 只描述每一层长什么样它不会告诉治具设计软件“哪个焊盘属于 GND哪个焊盘属于 VCC”。ICT 治具需要判断探针落在哪个网络、哪些网络之间可以做开短路测试因此必须依赖网表和测试点坐标文件。在常见 EDA 工具输出中测试点通常被转换成可导出的坐标文件。理想情况下每一条记录包含网络名称、X 坐标、Y 坐标、所在层和测试点类型。下面是一个简化示例net,x_mm,y_mm,side GND,12.50,20.30,top VCC_3V3,40.00,18.50,bottom UART_TX,65.80,42.10,top SWCLK,18.20,55.00,bottom NRST,80.40,15.70,top这份 CSV 中side表示测试点位于顶层还是底层。针床设计时需要先确定压床采用单面测试还是双面测试再决定哪些测试点可以实际被探针接触。如果板子背面没有空间放置探针组只设计单面针床那么原本放在底层的测试点就需要在 Layout 阶段重新分配。坐标文件并不是越多越好。治具探针数量增加会带来针床面积、压合力度、维护成本和误测风险上升。实际项目中测试点设计通常会在电源网络和地网络上多放冗余点在关键信号上按风险点选择单个点避免把低频信号、高速信号和敏感模拟信号全部做成测试点因为探针本身会引入寄生电容和接触电阻。2.3 PCB 制造数据包中与治具相关的文件分工为了治具设计能够正确开始建议在每次改版时整理一份完整的“给治具工程部”的数据包。数据包不一定要把所有原始 EDA 工程文件给出去但至少应该包含以下内容文件类型示例格式治具设计用途缺失时的影响板框与拼版图DXF、DWG 或 Gerber 板框层确定治具外形、定位与开窗治具托板尺寸无法确定定位孔/Mark 点坐标表格或文本设计销钉位置和光学对位点定位基准不一致测试点坐标CSV、TXT 或平台格式ICT/FCT 针床布针探针没有目标网络元器件坐标与 BOMCSV、Excel计算器件高度和避让区域上下模会压到高器件钻孔文件Excellon当定位孔未在 DXF 中体现时补充销钉与孔位置无法对应STEP 3D 模型STEP 或 EDA 导出分析治具与器件空间干涉只能靠人工猜测高度这些文件的版本号、日期和校验信息必须一致。很多工厂遇到过 Gerber 与坐标文件不一致编带位置错误导致贴装全部偏移。治具设计同样会因此踩坑。一个可执行的检查规则是治具设计启动前先在 EDA 工具里打开最终版 Gerber再打开同一版本的坐标文件人工抽查 5 到 10 个位号确认器件位置与图形层完全匹配后再往下做。3. 电路设计阶段要遵守的可测试性规则3.1 测试点先要满足探针物理接触的要求治具设计的第一步不是画机械图而是检查电路板上的测试点能不能被探针稳定接触。测试点实际上是一个裸露的导电焊盘探针压上去之后通过针头、针管和导线连接到测试仪器的通道上。一个合格的测试点至少要满足几个条件。第一必须开阻焊。测试点表面必须露出金属而不能被绿油或白油覆盖。很多设计把普通过孔直接当测试点使用但过孔孔径小、孔口容易残留阻焊油探针接触面积不足接触电阻不稳定。推荐做法是在 PCB 设计中使用专门的方形或圆形测试焊盘并在阻焊层上给探针留出接触窗口。第二尺寸要与探针选型匹配。不同直径的探针针头和套筒需要的最小焊盘尺寸不同。经验值中测试焊盘直径做到 0.8 mm 到 1.2 mm 比较常见但如果针床采用很细的针头也需要同步确认焊盘是否足够容纳针尖偏移。具体尺寸不是固定标准需要在项目开始前和治具供应商确认“探针针头直径、针尖形状、允许偏移范围”。第三相邻测试点距离要够。测试治具的探针不是一根根随意插的它们会被探针座固定在针板孔中。探针座本身有外径两根探针之间的距离如果小于探针座外径加上安装误差物理上就布不下去。常见针床网格有 2.54 mm、1.27 mm 等规格但具体要用哪一种必须根据探针规格书和针板钻径计算。表格整理如下设计参数常见经验值说明测试焊盘直径0.8 mm 至 1.2 mm具体取决于探针针头直径和加工公差相邻测试点中心距不小于 1.0 mm 至 2.0 mm 级别按探针座外径校核不是固定标准测试点表面状态喷锡、镀锡或化金裸露金属不能有阻焊覆盖与元件焊盘的间距留出探针压入空间避免探针压到器件本体或焊点3.2 测试点不能放在器件下方也不能只考虑顶层PCB 上器件的高度分布会影响测试治具的机械结构。如果测试探针从上方压下来而测试点正好被一个 3D 封装的连接器或电解电容挡住探针就无法接触。为了防止这类问题电路设计阶段应该对顶层和底层的最高器件做一张干涉图标注禁止布针区域。常见规则包括测试点尽量靠近板边但不要落在结构件安装区和屏蔽框焊接区内。高器件下方不要放置测试点。天线区域、射频走线附近不要放置大金属探针否则会改变分布参数导致射频测试指标漂移。晶体、晶振和时钟线附近不要设置用于 ICT 的探针点探针接触会引起寄生电容影响测试结果真实性。只考虑顶层还不够。很多 ICT 治具是单面压床也就是说探针只会从一面接触 PCB。如果测试点在底层而压床只能从顶层压入就必须增加翻板动作或改用双面针床。翻板会增加节拍和定位误差双面针床对板厚公差和探针行程要求更高。设计时最好直接在 Layout 早期确定测试策略主测试面选哪一面哪些信号必须从另一面进行功能测试。3.3 定位孔、工艺边和 Mark 点要为治具预留统一基准治具定位的第一依赖不是 PCB 的边框而是定位孔和 Mark 点。PCB 外形存在加工公差靠外形塞进治具槽内往往不稳定。取几个定位孔作为定位基准用销钉定位才能保证每一次压合都在同一坐标。电路设计阶段要预留的基准包括定位孔。常见定位孔使用圆孔孔径与治具销钉配套。经验上常用 Φ3.0 mm 或 Φ3.175 mm 的销钉PCB 上的孔要留有适当余量具体尺寸以工厂销钉规格为准。定位孔不能被器件、螺丝孔或板边缺口破坏。Mark 点。主要用于视觉对位。SMT 贴片机和检测设备都会读取 Mark 点坐标治具上的光学对位也可以借助同一套坐标系。Mark 点周围要留出一定净空不能在铜箔和阻焊颜色变化复杂的区域放置。工艺边。SMT 生产、载具支撑和测试压合都需要夹持位置。如果没有工艺边治具只能压住板边器件容易导致变形。这些结构要素应该在 Layout 阶段就画成独立的机械层或元件层并在投板前确认它们不会和结构装配图冲突。治具工程师拿到 PCB 后第一件事就是确认定位孔坐标与板框的方向关系。如果板子正反面放反治具压合时会全部对不上。注意一块板能否顺利进入 ICT/FCT 治具判定标准不是“原理图能跑通”而是测试点是否能被探针稳定接触、定位孔是否支持重复定位、探针区域是否避开了所有高器件。4. 最小闭环示例用测试点 CSV 做针床间距校验4.1 为什么需要做针点间距校验治具从设计到制造包含两步先决定探针扎在哪些网络的哪个位置再根据探针座外径和针板厚度完成机械布针。第二步在专业治具设计软件里会自动计算但对硬件工程师来说最容易参与的是第一步的测试点坐标检查。测试点间距检查是一个很典型的“不需要完整治具软件也能做”的工程问题。可以写一个 Python 脚本读取测试点 CSV计算同层测试点之间的最近距离找出低于设定阈值的点对。脚本的目的是在投板前发现潜在冲突减少后续去治具厂反复试针的次数。下面示例用于说明思路实际项目要结合自己的 EDA 导出格式、探针规格和针板布局规则调整。4.2 准备测试点 CSV 文件从 EDA 工具导出测试点文件时常见的字段至少包括网络名、X 坐标、Y 坐标和所在层。如果 EDA 工具导出的是英寸单位需要先统一转成毫米避免脚本计算结果偏差。示例文件如下net,x_mm,y_mm,side GND,12.50,20.30,top NET_12,12.60,20.30,top VCC_3V3,40.00,18.50,bottom UART_TX,65.80,42.10,top SWCLK,18.20,55.00,bottom NRST,80.40,15.70,top这份文件里NET_12和GND在同一个顶层X 方向只差 0.10 mm。如果治具探针座外径需要至少 1.0 mm 的中心距这两个测试点就不可能同时布针必须调整。4.3 用 Python 检查同层测试点是否冲突脚本不需要依赖额外的第三方库只使用标准库中的csv和math即可。核心逻辑很简单把所有测试点按side分组对同一层内的点逐一计算欧几里得距离如果小于最小允许间距则输出冲突列表。import csv import math import sys def read_test_points(path): points [] with open(path, r, encodingutf-8-sig) as fp: reader csv.DictReader(fp) required_cols {net, x_mm, y_mm, side} if not reader.fieldnames or not required_cols.issubset(reader.fieldnames): raise ValueError(CSV must contain columns: net,x_mm,y_mm,side) for line_no, row in enumerate(reader, start2): points.append({ line_no: line_no, net: row[net].strip(), x: float(row[x_mm]), y: float(row[y_mm]), side: row[side].strip().lower(), }) return points def find_conflicts(points, min_dist_mm): conflicts [] for i in range(len(points)): for j in range(i 1, len(points)): p1, p2 points[i], points[j] if p1[side] ! p2[side]: continue dist math.hypot(p1[x] - p2[x], p1[y] - p2[y]) if dist min_dist_mm: conflicts.append((p1, p2, dist)) return conflicts if __name__ __main__: path sys.argv[1] if len(sys.argv) 1 else test_points.csv min_dist float(sys.argv[2]) if len(sys.argv) 2 else 1.0 pts read_test_points(path) result find_conflicts(pts, min_dist) if not result: print(fOK: all same-side test points keep {min_dist:.2f} mm distance) else: print(fFound {len(result)} conflict(s):) for p1, p2, d in result: print( fline {p1[line_no]} net{p1[net]:12s} f({p1[x]:.2f},{p1[y]:.2f}) fline {p2[line_no]} net{p2[net]:12s} f({p2[x]:.2f},{p2[y]:.2f}) fdistance{d:.3f} mm ) sys.exit(1)运行命令python check_test_points.py test_points.csv 1.0针对上面示例文件输出结果类似Found 1 conflict(s): line 2 netGND (12.50,20.30) line 3 netNET_12 (12.60,20.30) distance0.100 mm这个输出说明两个点在同一条线上距离过近针床大概率布不下。处理方式不是马上改治具而是回到 PCB 设计里调整测试点位置或者从两个冲突点中保留一个把另一个网络的测试点移动到其它可用的测试焊盘上。4.4 针点校验之后的输出与验证距离校验通过后可以导出一份针点表作为后续治具设计的基础数据。针点表需要比测试点 CSV 包含更多信息例如探针编号和探针类型。一个典型结构如下probe_no,net,x_mm,y_mm,side,probe_type,signal_type 1,GND,12.50,20.30,top,100mil,power 2,VCC_3V3,40.00,18.50,bottom,100mil,power 3,UART_TX,65.80,42.10,top,100mil,signal 4,SWCLK,18.20,55.00,bottom,100mil,signal 5,NRST,80.40,15.70,top,100mil,signal这里probe_type里写的100mil只是示例表达表示探针选用的是以 2.54 mm 为间距规格的常见类型。真正交给治具厂时探针类型应由治具工程师按照测试电流、接触电阻和针板厚度来选不能由硬件工程师直接指定。针点表生成后还要和 Gerber 上的测试点图形做叠加检查确认针点坐标与焊盘中心对齐。治具厂会做这种检查硬件工程师也可以在 EDA 工具中把针点表作为坐标文件导入和 PCB 设计图层叠放在一起看一次。检测目标不是“程序能跑通”而是点位在实物板上真正对应到裸露焊盘。5. 治具与电路设计之间的典型矛盾与排查链路5.1 ICT/FCT 误测率高时从哪里开始查ICT/FCT 治具出现误测是最能反映治具设计与电路设计协同质量的问题。误测意味着一块正常的板子被测试系统判定为不良直接后果是返工成本上升、产线停线、工程团队互相扯皮。排查时建议按下述顺序进行先确认被测板本身是否为良品。可以用经过功能验证的确认良品板反复测试排除板卡故障因素。再检查定位是否重复一致。手动或自动压床连续压 5 次看测试结果是否每次都一样。如果结果随机变化优先怀疑定位孔、销钉磨损、PCB 板厚公差或治具压合行程。然后检查探针接触点。目视或显微镜检查探针针尖是否对准测试点中心测试点上是否有氧化、阻焊残留或锡珠。接着测量接触电阻。用微欧计测量探针到测试点之间的电阻如果阻值波动大说明接触面积不足或针压不够。最后检查探针布局和测试程序。探针之间的线缆是否接触不良测试程序中的继电器通道是否选择错误。下面表格可以用于快速记录问题分类问题现象可能根因检查点处理方向同一块良品板测十次出现三次开路定位销磨损或板子偏移销钉直径、定位孔公差更换定位销复测对位特定网络全部误报探针没有对准测试点或测试点氧化显微镜观察、接触电阻清洗或更换探针复核测试点开窗首件正常批量后漂移PCB 板厚/翘曲变化或测试点表面污染测量板厚、测炉温曲线调整治具压合行程优化焊锡/助焊剂工艺靠近高器件的网络报短路探针针尖接触到器件焊点或壳体查看测试点与器件间距改测试点位置或调整探针角度射频/高频信号测试不稳定探针和线缆引入寄生参数观察测试波形对比手工测试更换专用测试探针改用屏蔽线缆这些问题的共同特点是产生原因往往跨越电路设计和治具机械两个专业。硬件工程师不能只把数据发给治具厂就等汇报最好能到产线亲自压一次板观察压合过程和解除过程很多偏差现象一眼就能看到。5.2 一个结构干涉案例的复盘过程某块电机驱动板的 FCT 治具在试制时发现压合后 MOSFET 散热片位置出现压痕。现场第一反应是治具上模加工错误因为上下模都已经按 STEP 模型避开了高器件。但打开治具三维模型核对后发现模型中的 MOSFET 高度来自供应商早期封装长宽数据实际焊好的新封装散热片比原模型高出 0.8 mm。治具上模的避让深度按旧模型设计于是压到了新增高出来的部分。这一类问题在项目中非常典型。治具设计依赖的器件高度信息并不是永远准确的。PCB 封装焊盘尺寸相对稳定但器件本体的机械高度经常随供应商版本变化。治具设计前除了看封装名称还要核对实物器件的最高点数据批量生产前更要用真实物料的首件做一次压合验证。预防措施是把“高器件高度管理”作为治具评审的必要项目BOM 中标注器件封装和厂商型号。对高器件单独导出一份高度清单。治具设计软件中设置禁止压入区域。更换高器件供应商或物料版本时发起治具兼容性重新确认。5.3 如何避免每次改版都报废一批治具治具加工周期通常以天计算成本也不低。PCB 改版一次如果只是线路微调具备可复用性的治具可以继续用但如果定位孔、板框、测试点位置或连接器方向变化旧治具基本作废。减少浪费的核心思路是在电路设计阶段控制“会影响治具的结构层”的变更频率。硬件团队在 Layout 改版时往往关注走线是否正确却很少评估改版对 ICT/FCT/载具的连带影响。建议在每次改版评审中增加一列“治具影响评估”按以下维度打分评估维度是否影响治具复用判断依据板框与拼版方式是否变化是载具和针床外形都要重做定位孔位置、孔径是否变化是定位销和针板孔全部偏移Mark 点坐标是否变化可能光学程序需要重新示教测试点网络或坐标是否变化是针点表和探针位置重布高器件型号或封装是否变化可能避让高度和开窗位置要改连接器方向是否变化是烧录/测试时插头方向不兼容板厚是否变化否但要确认压合行程和探针压缩量会不同可以规定如果同一次改版中结构定位层没有变化只改内层走线治具仍可沿用只需要做一次实际压合验证如果定位孔或测试点变了必须走新的治具评审流程。6. 从电路设计到治具协同的行业趋势核心变量是数据标准化6.1 传统治具行业碎片化背后的技术原因产业里关于“某个大平台入局后会不会整顿治具行业”的讨论很多。如果只从商业并购视角看很难在公开信息里给出确定结论但从工程角度看这个行业长期碎片化有一个更直接的技术原因设计和制造之间的数据契约不统一。每一家下游工厂使用的 EDA 工具不同导出的生产文件格式不同定位基准表达方式不同甚至用到的“测试点”定义都可能不同。这导致治具设计每接一个新项目都要花大量时间理解对方的板框、坐标、孔位和器件高度数据。这种局面下治具厂更多依赖有经验的老师傅人工辨认图形、抄写坐标、推断测试点网络效率和可靠性都存在天花板。行业能否被系统性改变不在于哪一家公司有多大资本而在于行业内是否形成了能被机器读取、校验和自动转换的设计数据标准。电路设计侧输出的数据越规范治具设计侧的自动化程度越高行业整体成本才会下降。6.2 从 Gerber 到 ODB/IPC-2581 对治具设计意味着什么Gerber 是 PCB 图形描述格式的标准之一但它只包含图形不包含网表、器件属性、BOM 和测试点语义。治具设计团队拿到 Gerber 后还需要别的文件补充信息。ODB 和 IPC-2581 这类数据格式把 PCB 图形、层叠、坐标、网表等信息整合得更紧密一些实现还能包含器件和测试点属性。对治具设计来说文件规格越完整越能减少人工从多份文件里拼接信息带来的错误。STEP 三维模型用于空间干涉分析DXF 用于描述板框和机加工特征DFM 软件用于投板前自动检查。下面是常见格式的价值对比数据格式包含信息对治具设计的典型用途局限Gerber RS-274X各层图形、PAD 形状参考外形、焊盘、开窗无网表和器件属性Excellon 钻孔文件孔位、孔径定位孔与安装孔核对不区分功能属性CSV/TXT 坐标器件/测试点位置针点表生成需要和 Gerber 比对DXF/DWG板框结构载具外形不包含层叠信息STEP 3D器件实体模型空间避让对文件来源要求高ODB/IPC-2581图形、坐标、层叠等综合信息一种更完整的设计数据包需要端到端工具链支持这些格式并不是互相替代而是相互补充。从治具工程师的角度看最重要的不是某一种格式更先进而是电路设计团队是否有能力完整、准确地交付这些文件。6.3 电路设计团队现在就可以做的三件事第一把测试点规则写进设计约束里而不是靠 Layout 工程师的记忆。在 PCB 封装库中定义测试点焊盘在布线规则中设置最小测试点间距并在走线完成前专门执行一次“测试点专题检查”。这样可以把本文第 4 章里脚本检查的内容提前固化到 EDA 检查流程中。第二每次投板都导出一份统一的机读数据包。包括最终版 Gerber、钻孔文件、测试点 CSV、定位孔/Mark 点坐标、BOM 和 STEP 模型。不要通过微信或口头传递这些数据要把数据包保存到项目管理服务器上并和 PCB 版本号一一对应。第三把试产阶段治具暴露的问题反馈回设计规则。比如量产时发现侧边器件阻挡了载具支撑就在 Layout 规范中增加“离板边至少 X mm”的约束发现某个测试点误测率高就分析探针接触效率并将类似网络纳入测试点可替换名单。治具工程师在试样现场提出的问题是电路设计规则库最重要的更新来源。7. 高频踩坑点与可以复用的工程清单7.1 新手最容易踩的三个坑第一个坑是把测试点放在表面贴装器件的焊盘上。探针压上去时会直接压在焊点和元件端子上。这样能测到网络但会造成焊点受力、器件微裂或虚焊。尤其在小封装电阻电容上问题更明显。测试点一定要使用单独的测试焊盘不要借用器件本身。第二个坑是导出测试点文件后不做层面对应。电路板有顶层和底层如果测试策略是单面压床那么另一半面的测试点实际不可用。要避免在 Layout 结束阶段才发现主要测试网络全在非主压面上。设计开始前先确定测试面测试点尽量集中到主测试面非主测试面的点单独评估。第三个坑是把定位基准寄托在 PCB 边沿或丝印上。板框有公差丝印本身不是机械层都不能作为精密定位基准。如果板内没有足够数量的金属化定位孔也没有保留机械加工定位孔治具就只能靠板边限位而板边限位在多拼板和异形板中非常不稳定。必须在 Layout 早期和结构工程师确认定位孔方案。7.2 治具设计启动前的数据检查清单在发送给治具设计团队之前建议先按下面清单检查一遍。这份清单适合投板前和治具启动前各执行一次。检查项具体要求通过标准版本一致性Gerber、坐标、BOM、STEP 版本一致版本号和投板确认单一致定位孔有明确孔径和坐标不与走线和器件冲突在 EDA 中可以查到独立机械层Mark 点坐标明确周围净空足够前后工序共用同一坐标系测试点开窗所有测试点都能在阻焊层看到金属阻焊层叠加检查无遗漏测试点间距满足探针和针座最小物理距离脚本或治具软件检查通过高器件避让高度清单和 3D 模型中包含最大高度治具压合区域无干涉工艺边/拼版与 SMT 和治具压床兼容装载、夹持、定位都可行网表测试点网络与最新原理图一致ICT 程序可以读取网络清单这份
治具设计与电路设计协同：PCB阶段预留测试点与定位孔是关键
治具设计和电路设计的关系并不是“PCB Layout 结束之后再交给机械工程师开孔”那样简单的上下游分工。一块 PCBA 能否在试产阶段快速进入测试工位、在量产阶段保持低误测率很大程度上由 PCB 设计阶段是否留出了测试点、定位孔、Mark 点、工艺边和探针避让区域决定。很多硬件项目把原理图完成、Layout 跑完就当作硬件设计结束直到 ICT 针床压不下去、定位销和器件干涉、回流焊载具把关键焊盘挡住才意识到治具设计需要和电路设计在数据阶段就对齐。下面按电子制造里真实的数据流展开从治具类型、数据交接、可测试性设计、最小针点校验示例、故障排查和行业趋势几个层面把这段关系里最容易被忽视的部分讲清楚。1. 先拆清治具这个概念的边界与分类1.1 治具不只有测试针床不同工序对电路设计的依赖完全不同治具这个词在电子制造里经常被当作“测试治具”的代称实际上它覆盖的场景远比测试广。SMT 印刷需要顶针和载具回流焊需要托盘波峰焊需要保护载具ICT/FCT 需要针床烧录和老化需要压板整机组装还需要压合和保压治具。每一类治具对 PCB 设计提出的要求都不一样。从需求角度看治具可以按工序分成几类治具类别典型场景主要作用对 PCB 设计的关键依赖贴装与印刷载具SMT 印刷、贴片、回流焊支撑薄板、拼板防止变形板框、拼版、工艺边、器件高度分布波峰焊托盘插件焊接遮挡需要保护的焊点和连接器插件位置、元件高度、焊接开窗ICT 测试治具裸板或贴装后在线测试探针接触测试点检查开路短路和部分元件参数测试点、网表、表面处理、定位孔FCT 功能测试治具整板或半成品上电测试提供信号、电源、负载和操作按键测试接口、安装孔、屏蔽与天线区域烧录与老化治具固件烧录、高温老化固定板卡、提供供电和通讯接口连接器方向、安装孔位、定位柱装配与压合治具组装、贴屏、保压将多个部件夹紧到指定位置3D 结构、螺丝孔、装配顺序同一个 PCBA 在不同阶段会有多套治具这些治具并不是独立设计出来的。它们先要服从同一个 PCB 坐标系再基于同一份电路设计文件提取对应信息。如果电路设计阶段没有把定位孔和工艺基准设计得足够统一后面所有治具都要各自想办法处理定位问题会成倍增加。1.2 电路设计决定治具设计的三类数据源治具设计本质上是一个“根据产品实现固定、连通和避让”的机械工程问题但它的输入并不只是板框图而是来自电路设计和 PCB Layout 的几类数据。第一类是几何结构数据。板框外形、尺寸公差、定位孔位置和孔径、Mark 点坐标、安装孔、螺丝孔、屏蔽框和边缘器件的位置。这些决定治具用什么方式定位产品、用什么尺寸开槽、哪些位置可以压边、哪些位置必须避让。治具不是简单复制 PCB 外形而是要基于板上实际元器件的最高点、边缘净空和可夹持区域计算出支撑位置。第二类是电气网络数据。ICT 测试治具的探针要连到测试点上但探针的目标并不只是找一块金属盘而是通过金属盘连接到一个确定的网络。网络关系来自原理图和 Layout 的网表。治具工程师拿到网表后才能知道哪些测试点是电源或地哪些信号之间存在短路风险同一个网络是否需要并联多个探针来提高接触可靠性。第三类是装配材料数据。PCB 元件位置、封装高度、BOM 中连接器和特殊器件的高度决定了治具的上下模行程、探针长度、保护支撑柱位置和载具开窗。如果只给 Gerber 图而不给坐标和装配信息治具设计团队容易把探针布到高器件下方一压下去就是批量损坏。1.3 治具与电路设计不同步的典型现象不同步问题不会在项目刚开始时暴露通常要等到试产阶段才集中出现。过炉治具或波峰焊托盘遮挡焊盘时焊接工艺工程师会投诉治具设计不合理但根因往往是 PCB 上没有预留足够宽的工艺边或器件布局没有给载具支撑留出空间。ICT 测试误测率高时测试工程师先怀疑探针氧化最后才发现测试点间距过小、探针座放不下或者某个测试点被阻焊油覆盖。定位销压到连接器根部时表面看是治具孔位偏移实际是电路设计阶段没有确认定位孔与高器件之间的安全距离。这些现象说明一个核心判断治具设计不是从治具图纸开始的而是从电路设计的可测试性和可制造性规则开始的。注意不能把治具当作试产失败后的补救工具。如果电路设计阶段不预留测试点、定位孔和避让区域后面做再多精度极高的机械加工也只是在错误的基础上做修正。2. 治具设计与电路设计在真实数据流里的交接点2.1 从原理图到 Gerber 再到治具文件的数据链路在典型的电子产品开发流程中治具设计使用的数据并不是单独存在的一份“治具图”而是从同一个 EDA 设计数据中导出的多个文件组合。一个常见的数据链路如下原理图设计完成后产生网表包含器件位号和网络连接关系。PCB Layout 根据网表和结构要求摆放器件、布线、放置测试点和 Mark 点。PCB 投板前导出 Gerber RS-274X 文件、Excellon 钻孔文件和坐标文件。Gerber 文件送往 PCB 工厂做加工数据确认。坐标文件和 BOM 送往贴片厂做 SMT 贴片程序。治具设计阶段从同一套数据中提取板框、钻孔、测试点、器件高度和禁止布针区域。治具图纸和加工程序完成后在打样板上进行对位验证。这条链路里最容易出问题的是版本不一致。硬件开发过程中 PCB 经常会改版每次都可能调整器件位置、网络连接或定位孔位置。如果投板文件已经更新到 V1.2而发给治具设计团队的仍是 V1.1 的坐标和板框做出来的治具根本不是给当前板卡用的。2.2 ICT 针床最关心的文件不是 Gerber而是网表和测试点坐标很多工程师以为测试治具拿到 Gerber 就能设计这是一个很常见的误区。Gerber 只描述每一层长什么样它不会告诉治具设计软件“哪个焊盘属于 GND哪个焊盘属于 VCC”。ICT 治具需要判断探针落在哪个网络、哪些网络之间可以做开短路测试因此必须依赖网表和测试点坐标文件。在常见 EDA 工具输出中测试点通常被转换成可导出的坐标文件。理想情况下每一条记录包含网络名称、X 坐标、Y 坐标、所在层和测试点类型。下面是一个简化示例net,x_mm,y_mm,side GND,12.50,20.30,top VCC_3V3,40.00,18.50,bottom UART_TX,65.80,42.10,top SWCLK,18.20,55.00,bottom NRST,80.40,15.70,top这份 CSV 中side表示测试点位于顶层还是底层。针床设计时需要先确定压床采用单面测试还是双面测试再决定哪些测试点可以实际被探针接触。如果板子背面没有空间放置探针组只设计单面针床那么原本放在底层的测试点就需要在 Layout 阶段重新分配。坐标文件并不是越多越好。治具探针数量增加会带来针床面积、压合力度、维护成本和误测风险上升。实际项目中测试点设计通常会在电源网络和地网络上多放冗余点在关键信号上按风险点选择单个点避免把低频信号、高速信号和敏感模拟信号全部做成测试点因为探针本身会引入寄生电容和接触电阻。2.3 PCB 制造数据包中与治具相关的文件分工为了治具设计能够正确开始建议在每次改版时整理一份完整的“给治具工程部”的数据包。数据包不一定要把所有原始 EDA 工程文件给出去但至少应该包含以下内容文件类型示例格式治具设计用途缺失时的影响板框与拼版图DXF、DWG 或 Gerber 板框层确定治具外形、定位与开窗治具托板尺寸无法确定定位孔/Mark 点坐标表格或文本设计销钉位置和光学对位点定位基准不一致测试点坐标CSV、TXT 或平台格式ICT/FCT 针床布针探针没有目标网络元器件坐标与 BOMCSV、Excel计算器件高度和避让区域上下模会压到高器件钻孔文件Excellon当定位孔未在 DXF 中体现时补充销钉与孔位置无法对应STEP 3D 模型STEP 或 EDA 导出分析治具与器件空间干涉只能靠人工猜测高度这些文件的版本号、日期和校验信息必须一致。很多工厂遇到过 Gerber 与坐标文件不一致编带位置错误导致贴装全部偏移。治具设计同样会因此踩坑。一个可执行的检查规则是治具设计启动前先在 EDA 工具里打开最终版 Gerber再打开同一版本的坐标文件人工抽查 5 到 10 个位号确认器件位置与图形层完全匹配后再往下做。3. 电路设计阶段要遵守的可测试性规则3.1 测试点先要满足探针物理接触的要求治具设计的第一步不是画机械图而是检查电路板上的测试点能不能被探针稳定接触。测试点实际上是一个裸露的导电焊盘探针压上去之后通过针头、针管和导线连接到测试仪器的通道上。一个合格的测试点至少要满足几个条件。第一必须开阻焊。测试点表面必须露出金属而不能被绿油或白油覆盖。很多设计把普通过孔直接当测试点使用但过孔孔径小、孔口容易残留阻焊油探针接触面积不足接触电阻不稳定。推荐做法是在 PCB 设计中使用专门的方形或圆形测试焊盘并在阻焊层上给探针留出接触窗口。第二尺寸要与探针选型匹配。不同直径的探针针头和套筒需要的最小焊盘尺寸不同。经验值中测试焊盘直径做到 0.8 mm 到 1.2 mm 比较常见但如果针床采用很细的针头也需要同步确认焊盘是否足够容纳针尖偏移。具体尺寸不是固定标准需要在项目开始前和治具供应商确认“探针针头直径、针尖形状、允许偏移范围”。第三相邻测试点距离要够。测试治具的探针不是一根根随意插的它们会被探针座固定在针板孔中。探针座本身有外径两根探针之间的距离如果小于探针座外径加上安装误差物理上就布不下去。常见针床网格有 2.54 mm、1.27 mm 等规格但具体要用哪一种必须根据探针规格书和针板钻径计算。表格整理如下设计参数常见经验值说明测试焊盘直径0.8 mm 至 1.2 mm具体取决于探针针头直径和加工公差相邻测试点中心距不小于 1.0 mm 至 2.0 mm 级别按探针座外径校核不是固定标准测试点表面状态喷锡、镀锡或化金裸露金属不能有阻焊覆盖与元件焊盘的间距留出探针压入空间避免探针压到器件本体或焊点3.2 测试点不能放在器件下方也不能只考虑顶层PCB 上器件的高度分布会影响测试治具的机械结构。如果测试探针从上方压下来而测试点正好被一个 3D 封装的连接器或电解电容挡住探针就无法接触。为了防止这类问题电路设计阶段应该对顶层和底层的最高器件做一张干涉图标注禁止布针区域。常见规则包括测试点尽量靠近板边但不要落在结构件安装区和屏蔽框焊接区内。高器件下方不要放置测试点。天线区域、射频走线附近不要放置大金属探针否则会改变分布参数导致射频测试指标漂移。晶体、晶振和时钟线附近不要设置用于 ICT 的探针点探针接触会引起寄生电容影响测试结果真实性。只考虑顶层还不够。很多 ICT 治具是单面压床也就是说探针只会从一面接触 PCB。如果测试点在底层而压床只能从顶层压入就必须增加翻板动作或改用双面针床。翻板会增加节拍和定位误差双面针床对板厚公差和探针行程要求更高。设计时最好直接在 Layout 早期确定测试策略主测试面选哪一面哪些信号必须从另一面进行功能测试。3.3 定位孔、工艺边和 Mark 点要为治具预留统一基准治具定位的第一依赖不是 PCB 的边框而是定位孔和 Mark 点。PCB 外形存在加工公差靠外形塞进治具槽内往往不稳定。取几个定位孔作为定位基准用销钉定位才能保证每一次压合都在同一坐标。电路设计阶段要预留的基准包括定位孔。常见定位孔使用圆孔孔径与治具销钉配套。经验上常用 Φ3.0 mm 或 Φ3.175 mm 的销钉PCB 上的孔要留有适当余量具体尺寸以工厂销钉规格为准。定位孔不能被器件、螺丝孔或板边缺口破坏。Mark 点。主要用于视觉对位。SMT 贴片机和检测设备都会读取 Mark 点坐标治具上的光学对位也可以借助同一套坐标系。Mark 点周围要留出一定净空不能在铜箔和阻焊颜色变化复杂的区域放置。工艺边。SMT 生产、载具支撑和测试压合都需要夹持位置。如果没有工艺边治具只能压住板边器件容易导致变形。这些结构要素应该在 Layout 阶段就画成独立的机械层或元件层并在投板前确认它们不会和结构装配图冲突。治具工程师拿到 PCB 后第一件事就是确认定位孔坐标与板框的方向关系。如果板子正反面放反治具压合时会全部对不上。注意一块板能否顺利进入 ICT/FCT 治具判定标准不是“原理图能跑通”而是测试点是否能被探针稳定接触、定位孔是否支持重复定位、探针区域是否避开了所有高器件。4. 最小闭环示例用测试点 CSV 做针床间距校验4.1 为什么需要做针点间距校验治具从设计到制造包含两步先决定探针扎在哪些网络的哪个位置再根据探针座外径和针板厚度完成机械布针。第二步在专业治具设计软件里会自动计算但对硬件工程师来说最容易参与的是第一步的测试点坐标检查。测试点间距检查是一个很典型的“不需要完整治具软件也能做”的工程问题。可以写一个 Python 脚本读取测试点 CSV计算同层测试点之间的最近距离找出低于设定阈值的点对。脚本的目的是在投板前发现潜在冲突减少后续去治具厂反复试针的次数。下面示例用于说明思路实际项目要结合自己的 EDA 导出格式、探针规格和针板布局规则调整。4.2 准备测试点 CSV 文件从 EDA 工具导出测试点文件时常见的字段至少包括网络名、X 坐标、Y 坐标和所在层。如果 EDA 工具导出的是英寸单位需要先统一转成毫米避免脚本计算结果偏差。示例文件如下net,x_mm,y_mm,side GND,12.50,20.30,top NET_12,12.60,20.30,top VCC_3V3,40.00,18.50,bottom UART_TX,65.80,42.10,top SWCLK,18.20,55.00,bottom NRST,80.40,15.70,top这份文件里NET_12和GND在同一个顶层X 方向只差 0.10 mm。如果治具探针座外径需要至少 1.0 mm 的中心距这两个测试点就不可能同时布针必须调整。4.3 用 Python 检查同层测试点是否冲突脚本不需要依赖额外的第三方库只使用标准库中的csv和math即可。核心逻辑很简单把所有测试点按side分组对同一层内的点逐一计算欧几里得距离如果小于最小允许间距则输出冲突列表。import csv import math import sys def read_test_points(path): points [] with open(path, r, encodingutf-8-sig) as fp: reader csv.DictReader(fp) required_cols {net, x_mm, y_mm, side} if not reader.fieldnames or not required_cols.issubset(reader.fieldnames): raise ValueError(CSV must contain columns: net,x_mm,y_mm,side) for line_no, row in enumerate(reader, start2): points.append({ line_no: line_no, net: row[net].strip(), x: float(row[x_mm]), y: float(row[y_mm]), side: row[side].strip().lower(), }) return points def find_conflicts(points, min_dist_mm): conflicts [] for i in range(len(points)): for j in range(i 1, len(points)): p1, p2 points[i], points[j] if p1[side] ! p2[side]: continue dist math.hypot(p1[x] - p2[x], p1[y] - p2[y]) if dist min_dist_mm: conflicts.append((p1, p2, dist)) return conflicts if __name__ __main__: path sys.argv[1] if len(sys.argv) 1 else test_points.csv min_dist float(sys.argv[2]) if len(sys.argv) 2 else 1.0 pts read_test_points(path) result find_conflicts(pts, min_dist) if not result: print(fOK: all same-side test points keep {min_dist:.2f} mm distance) else: print(fFound {len(result)} conflict(s):) for p1, p2, d in result: print( fline {p1[line_no]} net{p1[net]:12s} f({p1[x]:.2f},{p1[y]:.2f}) fline {p2[line_no]} net{p2[net]:12s} f({p2[x]:.2f},{p2[y]:.2f}) fdistance{d:.3f} mm ) sys.exit(1)运行命令python check_test_points.py test_points.csv 1.0针对上面示例文件输出结果类似Found 1 conflict(s): line 2 netGND (12.50,20.30) line 3 netNET_12 (12.60,20.30) distance0.100 mm这个输出说明两个点在同一条线上距离过近针床大概率布不下。处理方式不是马上改治具而是回到 PCB 设计里调整测试点位置或者从两个冲突点中保留一个把另一个网络的测试点移动到其它可用的测试焊盘上。4.4 针点校验之后的输出与验证距离校验通过后可以导出一份针点表作为后续治具设计的基础数据。针点表需要比测试点 CSV 包含更多信息例如探针编号和探针类型。一个典型结构如下probe_no,net,x_mm,y_mm,side,probe_type,signal_type 1,GND,12.50,20.30,top,100mil,power 2,VCC_3V3,40.00,18.50,bottom,100mil,power 3,UART_TX,65.80,42.10,top,100mil,signal 4,SWCLK,18.20,55.00,bottom,100mil,signal 5,NRST,80.40,15.70,top,100mil,signal这里probe_type里写的100mil只是示例表达表示探针选用的是以 2.54 mm 为间距规格的常见类型。真正交给治具厂时探针类型应由治具工程师按照测试电流、接触电阻和针板厚度来选不能由硬件工程师直接指定。针点表生成后还要和 Gerber 上的测试点图形做叠加检查确认针点坐标与焊盘中心对齐。治具厂会做这种检查硬件工程师也可以在 EDA 工具中把针点表作为坐标文件导入和 PCB 设计图层叠放在一起看一次。检测目标不是“程序能跑通”而是点位在实物板上真正对应到裸露焊盘。5. 治具与电路设计之间的典型矛盾与排查链路5.1 ICT/FCT 误测率高时从哪里开始查ICT/FCT 治具出现误测是最能反映治具设计与电路设计协同质量的问题。误测意味着一块正常的板子被测试系统判定为不良直接后果是返工成本上升、产线停线、工程团队互相扯皮。排查时建议按下述顺序进行先确认被测板本身是否为良品。可以用经过功能验证的确认良品板反复测试排除板卡故障因素。再检查定位是否重复一致。手动或自动压床连续压 5 次看测试结果是否每次都一样。如果结果随机变化优先怀疑定位孔、销钉磨损、PCB 板厚公差或治具压合行程。然后检查探针接触点。目视或显微镜检查探针针尖是否对准测试点中心测试点上是否有氧化、阻焊残留或锡珠。接着测量接触电阻。用微欧计测量探针到测试点之间的电阻如果阻值波动大说明接触面积不足或针压不够。最后检查探针布局和测试程序。探针之间的线缆是否接触不良测试程序中的继电器通道是否选择错误。下面表格可以用于快速记录问题分类问题现象可能根因检查点处理方向同一块良品板测十次出现三次开路定位销磨损或板子偏移销钉直径、定位孔公差更换定位销复测对位特定网络全部误报探针没有对准测试点或测试点氧化显微镜观察、接触电阻清洗或更换探针复核测试点开窗首件正常批量后漂移PCB 板厚/翘曲变化或测试点表面污染测量板厚、测炉温曲线调整治具压合行程优化焊锡/助焊剂工艺靠近高器件的网络报短路探针针尖接触到器件焊点或壳体查看测试点与器件间距改测试点位置或调整探针角度射频/高频信号测试不稳定探针和线缆引入寄生参数观察测试波形对比手工测试更换专用测试探针改用屏蔽线缆这些问题的共同特点是产生原因往往跨越电路设计和治具机械两个专业。硬件工程师不能只把数据发给治具厂就等汇报最好能到产线亲自压一次板观察压合过程和解除过程很多偏差现象一眼就能看到。5.2 一个结构干涉案例的复盘过程某块电机驱动板的 FCT 治具在试制时发现压合后 MOSFET 散热片位置出现压痕。现场第一反应是治具上模加工错误因为上下模都已经按 STEP 模型避开了高器件。但打开治具三维模型核对后发现模型中的 MOSFET 高度来自供应商早期封装长宽数据实际焊好的新封装散热片比原模型高出 0.8 mm。治具上模的避让深度按旧模型设计于是压到了新增高出来的部分。这一类问题在项目中非常典型。治具设计依赖的器件高度信息并不是永远准确的。PCB 封装焊盘尺寸相对稳定但器件本体的机械高度经常随供应商版本变化。治具设计前除了看封装名称还要核对实物器件的最高点数据批量生产前更要用真实物料的首件做一次压合验证。预防措施是把“高器件高度管理”作为治具评审的必要项目BOM 中标注器件封装和厂商型号。对高器件单独导出一份高度清单。治具设计软件中设置禁止压入区域。更换高器件供应商或物料版本时发起治具兼容性重新确认。5.3 如何避免每次改版都报废一批治具治具加工周期通常以天计算成本也不低。PCB 改版一次如果只是线路微调具备可复用性的治具可以继续用但如果定位孔、板框、测试点位置或连接器方向变化旧治具基本作废。减少浪费的核心思路是在电路设计阶段控制“会影响治具的结构层”的变更频率。硬件团队在 Layout 改版时往往关注走线是否正确却很少评估改版对 ICT/FCT/载具的连带影响。建议在每次改版评审中增加一列“治具影响评估”按以下维度打分评估维度是否影响治具复用判断依据板框与拼版方式是否变化是载具和针床外形都要重做定位孔位置、孔径是否变化是定位销和针板孔全部偏移Mark 点坐标是否变化可能光学程序需要重新示教测试点网络或坐标是否变化是针点表和探针位置重布高器件型号或封装是否变化可能避让高度和开窗位置要改连接器方向是否变化是烧录/测试时插头方向不兼容板厚是否变化否但要确认压合行程和探针压缩量会不同可以规定如果同一次改版中结构定位层没有变化只改内层走线治具仍可沿用只需要做一次实际压合验证如果定位孔或测试点变了必须走新的治具评审流程。6. 从电路设计到治具协同的行业趋势核心变量是数据标准化6.1 传统治具行业碎片化背后的技术原因产业里关于“某个大平台入局后会不会整顿治具行业”的讨论很多。如果只从商业并购视角看很难在公开信息里给出确定结论但从工程角度看这个行业长期碎片化有一个更直接的技术原因设计和制造之间的数据契约不统一。每一家下游工厂使用的 EDA 工具不同导出的生产文件格式不同定位基准表达方式不同甚至用到的“测试点”定义都可能不同。这导致治具设计每接一个新项目都要花大量时间理解对方的板框、坐标、孔位和器件高度数据。这种局面下治具厂更多依赖有经验的老师傅人工辨认图形、抄写坐标、推断测试点网络效率和可靠性都存在天花板。行业能否被系统性改变不在于哪一家公司有多大资本而在于行业内是否形成了能被机器读取、校验和自动转换的设计数据标准。电路设计侧输出的数据越规范治具设计侧的自动化程度越高行业整体成本才会下降。6.2 从 Gerber 到 ODB/IPC-2581 对治具设计意味着什么Gerber 是 PCB 图形描述格式的标准之一但它只包含图形不包含网表、器件属性、BOM 和测试点语义。治具设计团队拿到 Gerber 后还需要别的文件补充信息。ODB 和 IPC-2581 这类数据格式把 PCB 图形、层叠、坐标、网表等信息整合得更紧密一些实现还能包含器件和测试点属性。对治具设计来说文件规格越完整越能减少人工从多份文件里拼接信息带来的错误。STEP 三维模型用于空间干涉分析DXF 用于描述板框和机加工特征DFM 软件用于投板前自动检查。下面是常见格式的价值对比数据格式包含信息对治具设计的典型用途局限Gerber RS-274X各层图形、PAD 形状参考外形、焊盘、开窗无网表和器件属性Excellon 钻孔文件孔位、孔径定位孔与安装孔核对不区分功能属性CSV/TXT 坐标器件/测试点位置针点表生成需要和 Gerber 比对DXF/DWG板框结构载具外形不包含层叠信息STEP 3D器件实体模型空间避让对文件来源要求高ODB/IPC-2581图形、坐标、层叠等综合信息一种更完整的设计数据包需要端到端工具链支持这些格式并不是互相替代而是相互补充。从治具工程师的角度看最重要的不是某一种格式更先进而是电路设计团队是否有能力完整、准确地交付这些文件。6.3 电路设计团队现在就可以做的三件事第一把测试点规则写进设计约束里而不是靠 Layout 工程师的记忆。在 PCB 封装库中定义测试点焊盘在布线规则中设置最小测试点间距并在走线完成前专门执行一次“测试点专题检查”。这样可以把本文第 4 章里脚本检查的内容提前固化到 EDA 检查流程中。第二每次投板都导出一份统一的机读数据包。包括最终版 Gerber、钻孔文件、测试点 CSV、定位孔/Mark 点坐标、BOM 和 STEP 模型。不要通过微信或口头传递这些数据要把数据包保存到项目管理服务器上并和 PCB 版本号一一对应。第三把试产阶段治具暴露的问题反馈回设计规则。比如量产时发现侧边器件阻挡了载具支撑就在 Layout 规范中增加“离板边至少 X mm”的约束发现某个测试点误测率高就分析探针接触效率并将类似网络纳入测试点可替换名单。治具工程师在试样现场提出的问题是电路设计规则库最重要的更新来源。7. 高频踩坑点与可以复用的工程清单7.1 新手最容易踩的三个坑第一个坑是把测试点放在表面贴装器件的焊盘上。探针压上去时会直接压在焊点和元件端子上。这样能测到网络但会造成焊点受力、器件微裂或虚焊。尤其在小封装电阻电容上问题更明显。测试点一定要使用单独的测试焊盘不要借用器件本身。第二个坑是导出测试点文件后不做层面对应。电路板有顶层和底层如果测试策略是单面压床那么另一半面的测试点实际不可用。要避免在 Layout 结束阶段才发现主要测试网络全在非主压面上。设计开始前先确定测试面测试点尽量集中到主测试面非主测试面的点单独评估。第三个坑是把定位基准寄托在 PCB 边沿或丝印上。板框有公差丝印本身不是机械层都不能作为精密定位基准。如果板内没有足够数量的金属化定位孔也没有保留机械加工定位孔治具就只能靠板边限位而板边限位在多拼板和异形板中非常不稳定。必须在 Layout 早期和结构工程师确认定位孔方案。7.2 治具设计启动前的数据检查清单在发送给治具设计团队之前建议先按下面清单检查一遍。这份清单适合投板前和治具启动前各执行一次。检查项具体要求通过标准版本一致性Gerber、坐标、BOM、STEP 版本一致版本号和投板确认单一致定位孔有明确孔径和坐标不与走线和器件冲突在 EDA 中可以查到独立机械层Mark 点坐标明确周围净空足够前后工序共用同一坐标系测试点开窗所有测试点都能在阻焊层看到金属阻焊层叠加检查无遗漏测试点间距满足探针和针座最小物理距离脚本或治具软件检查通过高器件避让高度清单和 3D 模型中包含最大高度治具压合区域无干涉工艺边/拼版与 SMT 和治具压床兼容装载、夹持、定位都可行网表测试点网络与最新原理图一致ICT 程序可以读取网络清单这份
