这次我们来看一个低成本分立元件 OVP 方案。OVP 是过压保护Over Voltage Protection的缩写作用是在输入电压超过设定阈值时切断负载电源防止后级电路烧毁。很多人遇到这个问题第一反应是找一颗专用 OVP 芯片但这类芯片往往集成度高成本也高而且在原型验证阶段需要反复调整阈值、锁存策略芯片引脚和外围参数反而不够灵活。用稳压二极管、三极管、电阻和一颗 PMOS也能搭出带锁存功能的过压保护电路整个方案不依赖单片机不依赖运放核心思路就是分立元件搭建锁存电路。这个方案最大的价值不是取代专用芯片而是帮助硬件工程师真正理解过压保护的工作过程。从检测网络、基准比较、正反馈锁存到 PMOS 开关关断每一级都是可见的分立元件出了问题可以用万用表和示波器一级一级查。和专用 OVP 控制器相比它的成本可以压得很低阈值可以按项目需求自由调整适合做学习验证、实验室工装和小批量电源入口保护。当然它也有精度和可靠性上的短板这篇文章会把优缺点一起讲清楚。本文会按完整流程展开先给出核心能力速览再对比专用芯片方案随后讲解锁存 OVP 电路的工作原理然后提供环境准备、元件清单、参数计算、LTspice 仿真验证、面包板搭建测试以及自动化批量验证的思路。最后汇总常见问题和排查方法。如果你正在做电源入口保护或者想用分立元件搭一套低成本的过压保护电路这篇文章可以直接收藏备用。1. 核心能力速览能力项说明保护类型过压保护 OVP输入电压超过阈值后切断负载核心器件稳压二极管、NPN/PNP 三极管、电阻、电容、PMOS阈值设定由分压电阻和稳压二极管一起决定可按项目调整锁存能力有过压触发后保持断开需要断电复位或按键复位导通压降由 PMOS 导通电阻决定正常工作时近似为 Iout × Rds(on)静态功耗正常态主要来自分压电阻静态电流可以通过增大电阻降低响应时间取决于检测电容、晶体管开关速度和 PMOS 栅极驱动需实测启动方式上电默认输出触发锁存后需复位适合场景教学验证、实验板、小批量工装、低成本电源入口保护工具要求可调直流电源、万用表、示波器、面包板或洞洞板LTspice/KiCad 仿真从能力上看这个方案最适合那些“不想为了一个保护功能专门画一颗专用芯片”的场景。比如实验室做一块 12V 输入的小板子希望输入超过 15V 时自动关断同时要求触发后保持断开分立元件 OVP 可以很快搭出来。它的优点是可以完全掌控阈值和锁存逻辑缺点是参数精度受元件容差影响不适合作为高可靠性产品中的唯一保护手段。2. OVP 方案对比为什么用分立元件专用 OVP 芯片的优势在于集成度高、参数一致性好、自带软启动和故障输出产品化成熟度很高。使用专用芯片工程师只需按照数据手册配置几个电阻就能得到稳定的过压阈值和精密的动作行为但成本也更高采购周期更长而且一旦需要调整锁存逻辑或延迟时间可能要从芯片选型重新开始。分立元件 OVP 的优势是低成本、高灵活性、可维修性强。元件很容易从库存中找到阈值由电阻和稳压二极管决定正反馈锁存结构可以按需求定制成自锁型或自动恢复型。它也非常适合教学学生可以通过调节分压电阻、测量稳压管击穿电压、观察三极管正反馈过程真正理解保护电路为什么能锁存。缺点同样明显阈值精度受元件容差和温度影响响应时间不够稳定可能在上电瞬间或输入毛刺到来时误触发需要用 RC 滤波和滞回措施补救。从工程角度看两者不是完全替代关系。如果项目处于原型验证阶段或者产量不大、成本极其敏感分立元件 OVP 是很好的选择。如果产品需要通过严格的安全认证或者保护对象是锂电池、医疗设备等对可靠性要求很高的场景专用 OVP 芯片加保险丝的组合更稳妥。这篇文章讨论的分立元件方案更适合作为第一版验证电路也可以在成熟产品中承担辅助保护功能。3. 过压保护锁存电路的工作原理3.1 整体控制逻辑一个典型的分立元件 OVP 电路可以拆成四级来看输入分压采样网络、稳压二极管参考比较级、三极管正反馈锁存级、PMOS 开关驱动级。它们的信号流向可以简化成下面这样输入电压 - 分压网络 - 稳压二极管参考 - 检测三极管 - 锁存正反馈 - PMOS 驱动 - 负载断电输入电压首先通过两个电阻分压得到采样点电压 Vsen。Vsen 连接到稳压二极管阴极稳压二极管阳极再接到检测三极管的基极。正常输入电压较低时Vsen 低于稳压二极管击穿电压稳压管不导通检测三极管基极没有电流整个锁存级处于截止状态。PMOS 栅极被下拉电阻拉到地PMOS 导通输入电压通过 PMOS 的源极和漏极直接送到负载。当输入电压升高到阈值附近Vsen 超过稳压二极管击穿电压和检测三极管 Vbe 之和稳压管开始击穿检测三极管基极出现电流并导通。检测三极管一旦导通会同时驱动锁存网络中的另一个三极管二者形成正反馈即使撤销稳压管的击穿电流三极管也会自行维持导通。这个状态就是“锁存”。锁存级动作后PMOS 驱动级被触发将 PMOS 栅极拉到接近输入电压PMOS 的 Vgs 接近 0V开关管截止负载断电。3.2 锁存是怎么实现的分立元件搭建锁存电路常见做法是用一个 NPN 三极管和一个 PNP 三极管交叉耦合等效成可控硅结构。简单说检测三极管导通后将 PNP 管的基极拉低PNP 管导通后又把电流灌回检测三极管的基极从而维持检测三极管的导通状态。这个正反馈过程一旦启动就不会自动退出必须通过外部手段破坏维持条件。需要明确的是锁存电路并不等于 OVP 的全部。锁存级解决的是“过压消失后仍然保持关断状态”的问题避免负载在电源来回抖动时频繁重启。锁存状态可以理解为故障记忆只要发生过压负载就一直处于断电状态直到维护人员确认问题后手动复位。这个特性在很多工装设备中很实用因为它能暴露故障而不是让故障被自动掩盖。3.3 复位方式锁存 OVP 电路最常见的复位方式有三种。第一种是断开输入电源让锁存网络失去维持电流正反馈自然解除重新上电后电路回到正常导通状态。第二种是在检测三极管基极对地并联一个复位按键按下后强制拉低基极破坏正反馈。第三种是使用单片机或逻辑信号控制一个 NMOS将检测三极管基极短接到地实现远程复位。设计复位逻辑时要注意锁存网络的维持电流不能太小否则输入电压稍有跌落电路就可能自行解除锁存。但维持电流也不能太大否则复位按键需要承受较大电流复位效果会变差。实际设计中通常用几十千欧级别电阻限制维持电流再用一个小信号三极管或逻辑门承担复位任务。4. 环境准备与元件清单4.1 仿真与设计软件搭建这类电路之前建议先使用仿真软件确认拓扑逻辑。LTspice 是免费的模拟仿真工具适合验证 OVP 锁存电路的工作点KiCad 自带原理图和 PCB 设计能力适合后续把验证好的电路变成实际板子。仿真时重点观察三个信号输入电压、采样点电压、PMOS 栅极电压以及输出电压。只要输出电压在输入越过阈值后能跳变到 0V并且即使输入恢复也不恢复锁存逻辑就是对的。如果你不打算仿真直接面包板搭建也可以但第一次调电路可能会遇到阈值偏移、误触发、锁存不稳定等问题。仿真能帮助你把大部分逻辑问题提前消除掉所以更稳妥的做法是先仿真、后搭板。4.2 硬件搭建工具实际搭建需要准备一台输出电压范围超过 OVP 阈值的可调直流电源一个三位半或四位半万用表一台双通道示波器以及面包板或者洞洞板。可调电源用于模拟输入电压从正常值慢慢升高到过压值示波器用于观察响应时间和锁存状态万用表用于测量输出电压、静态电流和压降。如果被测负载电流较大PMOS 需要加散热片同时准备电子负载或大功率电阻作为负载。接线工具方面镊子、剥线钳、杜邦线、焊台都是必备的。分立元件 OVP 电路元件不多但网络连接较多特别是锁存网络的三极管交叉耦合部分建议在面包板上先按照原理图逐段确认连接关系再上电测试。如果面包板接触不良会直接导致阈值判断不稳定遇到这种情况优先检查面包板插孔和杜邦线。4.3 元件清单元件作用参考建议PMOS主功率开关正常导通过压时关断选择 Vds 足够高、Rds(on) 尽可能小的增强型 PMOSNPN 三极管检测输入电压触发锁存小信号通用型号即可注意 Vce 和 Ic 参数PNP 三极管与 NPN 构成正反馈锁存小信号通用型号注意耐压稳压二极管提供参考电压决定触发电压击穿电压按系统阈值选择注意温漂电阻分压采样、限流、下拉、正反馈精度尽量用 1%阻值按计算确定电容滤除高频毛刺、防止误触发陶瓷电容或电解电容位置靠近采样网络复位按键手动解除锁存轻触开关即可保险丝或自恢复保险丝限制故障电流建议串在输入端作为第二道保护元件型号不需要迷信某个固定编号关键是耐压、电流和增益满足工作条件。示例参数时可以按 12V 正常输入、15V 过压阈值、1A 负载电流来设计更高电压或更大电流时需要重新核算元件应力。4.4 安全注意事项进行实物测试时先设置可调电源的限流值避免误接线导致短路烧毁元件。不要在带电状态下插拔元件或改接线路尤其是 PMOS 栅极附近静电和带电操作都容易损坏器件。第一次上电建议先用小电流限制比如 100mA确认输出电压和逻辑正常后再逐步增加负载电流。示波器探头的地线夹要夹在电源地端不要跨接在输入和输出之间避免形成地回路。如果你测试的是超过人体安全电压的电路必须由具备资质的人员操作并做好绝缘和隔离。这里给出的设计思路主要面向 5V、12V、24V 这类常见低压系统更高电压场景需要重新评估爬电距离、元件耐压和安规要求。5. 设计步骤与参数计算5.1 确定电压等级和 OVP 阈值设计前先明确三个电压值正常工作电压 Vnom、过压保护阈值 Vov、后级电路允许的最大输入电压。以 12V 系统为例可以设定 Vnom 12VVov 15V。阈值不能设置得太接近正常工作电压否则输入电压的正常波动也会触发保护也不能设置得过高否则失去了保护意义。建议留出 10% 到 20% 的余量。还要考虑后级电路是否包含 DC-DC 或 LDO它们的绝对最大输入电压是多少。OVP 阈值应当低于后级器件允许的最大输入电压这样保护动作才有实际意义。如果后级电路允许最大 16V那么 15V 触发是合理的如果后级允许最大仅 13V阈值应设置在 12.5V 左右同时要检查正常工作时是否有余量。5.2 分压电阻与稳压二极管选型采样点电压 Vsen 通过两个电阻分压得到再与稳压二极管的击穿电压比较。设稳压二极管击穿电压为 Vz检测三极管基极导通压降为 Vbe则触发条件为Vsen Vz Vbe例如 Vz 10VVbe 0.7V则 Vsen 达到 10.7V 时开始触发。根据分压公式Vsen VIN × R2 / (R1 R2)当 VIN Vov 时Vsen 10.7V。若选择 R2 47kΩ可计算 R1 约 18.9kΩ实际可取 E24 系列的 18kΩ 或 20kΩ再用仿真和实际测试校准。稳压二极管选型时要关注击穿电压的容差和温度系数。常见稳压管的容差在 5% 到 10% 左右温度系数也会影响阈值精度。如果能接受 0.5V 左右的阈值误差分立方案没有问题如果需要更高精度可以考虑将稳压管换成 TL431 或精密基准但那就不是纯分立方案了。5.3 锁存网络参数锁存网络的核心是两个三极管之间的正反馈电阻它决定了锁存维持电流和触发灵敏度。阻值太大维持电流太小电路可能在输入电压波动时自行解锁阻值太小维持电流过大复位时可能难以断开。经验上先取 10kΩ 到 100kΩ 范围内调试再根据实测波形调整。复位按键可以并联在检测三极管基极与地之间按下后基极电压被拉低。如果使用单片机远程复位可以用一个 NMOS 或三极管开关替代按键其漏极接检测三极管基极源极接地栅极接收复位信号。信号持续 100ms 以上通常可以可靠解除锁存。5.4 PMOS 选型PMOS 是这个方案里最重要的功率元件选型主要看四个参数源漏耐压 Vds、导通电阻 Rds(on)、阈值电压 Vgs(th)、最大连续漏极电流 Id。PMOS 的源极接输入正极漏极接负载正极正常导通时电流从源极流向漏极。栅极由驱动级控制过压时栅极被拉到接近输入电压Vgs 接近 0VPMOS 关闭。PMOS 导通压降等于负载电流乘以 Rds(on)。比如负载电流为 1ARds(on) 为 50mΩ压降约 50mV如果 Rds(on) 为 200mΩ压降约 200mV。对低压系统来说200mV 压降可能明显影响效率所以 Rds(on) 尽量选小一些。同时要注意 Vgs(th) 的阈值如果 PMOS 的 Vgs(th) 太低在栅极没有完全拉到地时可能仍处于半导通状态导致发热。5.5 Python 参数计算脚本下面的 Python 脚本可以计算分压电阻和阈值偏差方便快速试算。脚本中的元件参数只是示例实际需要按你的 Vov、Vz 和 E24 电阻系列调整。# 分立元件 OVP 阈值计算示例 Vnom 12.0 # 正常工作电压 Vov 15.0 # 过压保护阈值 Vz 10.0 # 稳压二极管击穿电压 Vbe 0.7 # 检测三极管基极导通电压 Vtrigger Vz Vbe ratio Vtrigger / Vov print(f触发条件 Vsen {Vtrigger:.2f}V) print(f目标分压比 R2/(R1R2) {ratio:.4f}) R2 47000.0 # 先选一个 R2 R1 R2 * (1 - ratio) / ratio print(f计算 R1 {R1:.1f} 欧姆) # 使用 E24 系列常用阻值做误差评估 for r1 in [18000, 20000, 22000, 24000]: v_actual Vov * R2 / (r1 R2) print(fR1{r1:6} 欧姆 - 实际 Vsen{v_actual:.2f}V, f距触发条件差 {v_actual - Vtrigger:.2f}V)运行脚本后你能看到不同 R1 阻值下的实际采样电压从而选择最接近触发条件又容易采购的电阻。实际电路中电阻精度、稳压管容差、环境温度都会导致阈值偏移所以最终一定要通过实测校准。6. 电路仿真与搭建验证6.1 LTspice 仿真验证建议在 LTspice 中搭建一个简化原理图至少包含分压电阻、稳压二极管、锁存三极管和 PMOS。仿真时使用直流扫描将输入电压从 Vnom 扫描到比 Vov 高 2V观察输出电压变化。正常情况下输出电压在 Vov 附近从接近输入电压跳变到 0V并保持关断。如果仿真中锁存不成立可以检查锁存网络的正反馈电阻是否过小或者三极管模型是否缺少击穿特性。LTspice 中的稳压二极管需要根据型号或参数设置击穿电压普通二极管模型默认没有反向击穿需要在模型属性中补充 BV 参数。下面是一个示意性的仿真软件网络描述具体线路仍需按你的原理图确认* 分立元件 OVP 示意网络非完整 LTspice 原理图 V1 VIN 0 12 R1 VIN SEN 18k R2 SEN 0 47k D1 SEN QBASE 1N4740A Q1 QCOLL QBASE 0 2N3904 Q2 QBASE QCOLL VIN 2N3906 M1 VIN VOUT GATE GATE PMOS_TEST V2 GATE 0 PULSE(0 12 1ms 1us 1us 10ms 20ms)看仿真波形时重点看四条曲线输入电压 VIN、采样点电压 SEN、PMOS 栅极电压 GATE、输出电压 VOUT。输入超过阈值后SEN 被限制在稳压管击穿电压附近PMOS 栅极被拉高VOUT 跌落到 0V。即使 VIN 重新降到 VnomVOUT 也保持 0V说明锁存逻辑正常。6.2 面包板搭建步骤仿真通过后可以在面包板上搭建实际电路。先插 PMOS确认源极、漏极、栅极引脚再插检测三极管和锁存三极管确认集电极、基极、发射极接着连接分压电阻和稳压二极管最后接 PMOS 栅极的下拉电阻和驱动级。接线顺序建议从输入到输出逐段完成每完成一段就用万用表通断档检查。上电前先不要接负载用可调电源设置到 Vnom观察输出电压是否跟随输入。如果输出电压明显偏低先检查 PMOS 是否完全导通再检查栅极是否被锁存网络错误拉高。6.3 上电测试流程第一次上电建议用限流 100mA 的低电流测试。输入设置为 Vnom测量输出电压应接近输入压差应在 PMOS 的 Rds(on) 乘以电流的范围内。随后慢慢升高输入电压直到输出电压突然跌落记录当时的输入电压这个值就是实际 OVP 阈值。再把输入调回 Vnom输出应保持关闭状态。按一次复位键输出恢复导通说明锁存与复位逻辑都正常。7. 功能测试与效果验证7.1 测试目的功能测试的目标是验证三件事正常输入时负载能够导通过压时负载能够被切断过压消失后负载保持切断而不是自动恢复。整个验证过程不复杂但每一步都要记录数据因为分立元件 OVP 的实际阈值和理论计算一定存在偏差记录下来才能判断这个偏差是否在可接受范围内。7.2 正常导通测试输入设置为 Vnom接上额定负载或功率电阻。用万用表测输出电压正常时输出电压应接近输入电压两者之差就是 PMOS 的导通压降。如果压降比数据手册中的 Rds(on) 理论值大很多可能是 PMOS 没有完全导通或者栅极下拉电阻阻值不合适导致栅极电压没有真正拉到地。可以用示波器同时测输入端和输出端波形查看 PMOS 压降是否存在异常波动。7.3 过压触发测试输入从 Vnom 开始以每次 0.1V 或 0.2V 的步进缓慢升高同时观察输出电压。当输入电压超过 OVP 阈值时输出电压应迅速从接近输入跳变到 0V。记录跳变发生时的输入电压这个值就是实测阈值。建议连续测试三次记录最小值、最大值评估阈值稳定性。如果三次偏差过大优先检查分压电阻精度、稳压管容差和面包板接触。7.4 锁存保持与复位测试过压触发后将输入电压降回 Vnom甚至降到比 Vnom 更低输出电压仍应保持 0V。此时测量锁存网络中三极管的基极电压可以确认正反馈维持条件是否存在。按下复位按键检测三极管基极被拉低正反馈被破坏PMOS 重新导通输出电压恢复。如果复位无效可能原因是锁存网络维持电流过大复位按键无法完全拉低基极需要在基极回路中增加限流电阻或改用 NMOS 强制下拉。7.5 功能测试记录表测试项输入电压预期输出实测输出是否通过正常导通12.0V约 12V 减 PMOS 压降记录记录过压触发缓慢升到 15V输出跌落到 0V记录触发值记录锁存保持降到 12V输出保持 0V记录记录复位恢复按下复位键输出恢复导通记录记录重复性重复升压 3 次阈值偏差尽量小记录最大值/最小值记录如果测试中某一项不通过不要急着改元件先确认测试方法和接线是否正常。隔离问题范围先检查分压采样电压再检查锁存网络最后检查 PMOS 驱动。一级一级排查比盲目换元件更高效。8. 性能观察与自动化批量验证8.1 响应时间观察OVP 的响应时间指的是从输入电压越过阈值到输出电压降为 0V 的时间。使用示波器双通道通道 1 接输入通道 2 接输出上升沿或下降沿触发扫描时间设置在几十微秒到几毫秒之间。正常时可以在示波器上看到输入电压上升后输出电压经历一个短暂延迟后迅速关断。响应时间主要由采样网络电容、三极管开关延迟和 PMOS 栅极充放电时间决定。电容越大抗误触发越强但响应越慢电容越小响应越快但容易误触发。如果你的应用对保护速度要求很高比如需要微秒级响应分立元件方案可能不够应该选择专用 OVP 芯片。大部分工装和电源入口保护场景毫秒级响应已经足够。8.2 压降与功耗观察正常导通状态下用万用表 mV 档测量输入端和输出端的电压差可以换算出 PMOS 的导通损耗。静态功耗则通过将万用表电流档串入输入回路的测量方式读取。这个值主要由分压电阻和稳压管的漏电流决定。如果静态电流偏大可以适当增大分压电阻但要注意阈值精度会随之下降。负载较大时PMOS 会因为导通损耗发热手指触摸外壳会感觉到明显温度变化。长期运行建议用散热片或选择 Rds(on) 更低的 PMOS。每次调整 PMOS 型号后都要重新测试压降和发热情况确认新的选型满足系统要求。8.3 自动化测试与批量验证分立元件 OVP 电路在批量生产时需要对每个板子的阈值和锁存行为进行验证手工转动可调电源旋钮效率太低。常见做法是使用程控可调电源和电子负载通过上位机脚本自动扫描输入电压并记录输出状态。下面是一个使用 PyVISA 控制仪器的通用示例仪器地址需要按实际设备替换。import pyvisa import time rm pyvisa.ResourceManager() ps rm.open_resource(USB0::0x1234::0x5678::INSTR) # 替换为实际电源地址 def set_voltage(v): ps.write(fAPPLY {v:.2f},0.5) # 设置电压并限制电流 time.sleep(0.1) def read_output(): # 通过另一台万用表或数据采集卡读取输出电压 return float(ps.query(MEAS:VOLT?)) # 仅示意实际需对应设备 for voltage in range(100, 161, 5): set_voltage(voltage / 10.0) vout read_output() state ON if vout 1.0 else OFF print(f输入 {voltage/10.0:.1f}V - 输出 {vout:.2f}V - {state})批量验证时除了阈值扫描还可以增加锁存保持测试触发后把输入调回正常值确认输出仍然为 OFF按下复位信号后确认输出恢复为 ON。整个过程可以用一个上位机程序串联起来记录每个板子的结果并将测试数据导出为 CSV。这样既加快了产测速度也留下了质量追溯数据。9. 常见问题与排查方法问题现象可能原因排查方式解决方案实测阈值比设计值偏高分压电阻偏差、稳压管容差测量分压点和稳压管两端电压换 1% 电阻重新计算分压比实测阈值比设计值偏低稳压管击穿电压偏低、检测管 Vbe 偏低检查稳压管型号和批次选择容差更小的稳压管或串入微调电阻过压后输出仍导通PMOS 驱动级未动作栅极未拉高测量 PMOS 栅极电压检查驱动 PNP 是否导通增加限流电阻过压消失后自动恢复锁存维持电流不足测量锁存网络基极电压和电流增大正反馈电阻减小维持回路电阻提高维持电流电路在上电瞬间误触发输入电压上升沿过冲或采样电容太小示波器观察上电时刻输入和输出波形在分压网络并联一个 RC 延时电容PMOS 发热严重Rds(on) 太大或栅极没有完全导通测量 PMOS 压降和栅源电压换用 Rds(on) 更低的 PMOS检查驱动电平复位按键无效锁存维持电流过大按键无法拉低基极测量按键两端电压减小维持回路电流或改用 NMOS 强制下拉仿真正常但实物不稳定面包板接触不良、地线回路干扰检查每个触点缩短地线改用洞洞板焊接或重新整理接地点输入电压正常但输出没有PMOS 接反或锁存状态未复位检查 PMOS 源漏方向和复位状态重新检查 PMOS 引脚方向手动复位一次排查的核心原则是“先量电压再判断逻辑”。过压保护电路每个阶段的电压状态都比较明确分压点电压、稳压管两端电压、检测三极管基极电压、锁存节点电压、PMOS 栅极电压、输出电压。从上到下逐级测量就能很快定位问题在哪一级。不要一上来就换元件先分析原因再动手。10. 最佳实践与合规提醒10.1 工程化设计建议第一次设计时建议把阈值留出充足余量不要卡在临界点。除了分压电阻和稳压管容差温度变化也会引起阈值漂移通常留出正常电压到 OVP 阈值之间 10% 到 20% 的窗口。加入一个几十纳法的电容并联在分压网络下端可以滤除输入电压上的高频毛刺减少误触发。电路板布局时PMOS 放在靠近输入端的位置功率回路尽量短粗小信号控制网络远离功率回路避免开关噪声耦合到锁存网络。测试阶段先使用低限流电源确认所有逻辑正常后再逐渐增加负载。批量验证时建议使用自动化测试脚本记录每片板子的阈值和锁存行为而不是靠肉眼观察。10.2 安全与合规边界分立元件 OVP 方案是低成本验证工具但不能替代安规层面的保护器件。作为产品设计过压保护通常还需要配合保险丝、防反接、防静电和浪涌防护电路。如果后级电路价值很高或者涉及人身安全建议采用经过认证的专用 OVP 芯片并按照数据手册和安规标准进行完整测试。本方案涉及的电路只适合低压电子实验和工装验证。搭建时注意不要带电插拔不要接触裸露的电源端子电容放电后再触碰元件。如果你把这些电路用于实际产品要重新评估元件耐压、失效模式、短路保护和整体可靠性。合法授权和版权合规同样重要如果你在商业产品中参考了其他人的原理图要确认来源和授权情况。11. 总结与下一步这个分立元件 OVP 方案最值得试的地方是能用几颗常见元件搭出一个看得见摸得着的过压保护电路并且具备锁存功能。对理解电源保护原理、做低成本工装甚至做一个简单的电源入口保护板这个方案都很实用。整个搭建过程中最有价值的一步是实际测试阈值和锁存行为你会发现分立元件的真实参数和理论计算之间有不少偏差但这种偏差本身就是硬件设计的常态。建议你先从 12V 正常输入、15V 过压阈值的参考配置开始先在 LTspice 里跑通仿真再在面包板上搭建用小电流验证正常导通、过压关断、锁存保持和复位恢复四个关键动作。最容易踩的坑是锁存复位无效和 PMOS 发热遇到问题时优先检查基极限流电阻和 PMOS 选型不需要急着换元件。下一步可以继续扩展的方向很多在锁存网络中加入 RC 延时实现“过压持续一段时间才触发”的防抖逻辑加入滞回比较器让保护动作更稳定把锁存信号引到单片机实现故障记录和远程复位配合自恢复保险丝和防反接电路做成一个更完整的电源入口保护模块。调通这一版之后你会发现分立元件 OVP 并不复杂关键是每一步都去测量和验证。
低成本分立元件过压保护电路：锁存OVP方案设计与验证
这次我们来看一个低成本分立元件 OVP 方案。OVP 是过压保护Over Voltage Protection的缩写作用是在输入电压超过设定阈值时切断负载电源防止后级电路烧毁。很多人遇到这个问题第一反应是找一颗专用 OVP 芯片但这类芯片往往集成度高成本也高而且在原型验证阶段需要反复调整阈值、锁存策略芯片引脚和外围参数反而不够灵活。用稳压二极管、三极管、电阻和一颗 PMOS也能搭出带锁存功能的过压保护电路整个方案不依赖单片机不依赖运放核心思路就是分立元件搭建锁存电路。这个方案最大的价值不是取代专用芯片而是帮助硬件工程师真正理解过压保护的工作过程。从检测网络、基准比较、正反馈锁存到 PMOS 开关关断每一级都是可见的分立元件出了问题可以用万用表和示波器一级一级查。和专用 OVP 控制器相比它的成本可以压得很低阈值可以按项目需求自由调整适合做学习验证、实验室工装和小批量电源入口保护。当然它也有精度和可靠性上的短板这篇文章会把优缺点一起讲清楚。本文会按完整流程展开先给出核心能力速览再对比专用芯片方案随后讲解锁存 OVP 电路的工作原理然后提供环境准备、元件清单、参数计算、LTspice 仿真验证、面包板搭建测试以及自动化批量验证的思路。最后汇总常见问题和排查方法。如果你正在做电源入口保护或者想用分立元件搭一套低成本的过压保护电路这篇文章可以直接收藏备用。1. 核心能力速览能力项说明保护类型过压保护 OVP输入电压超过阈值后切断负载核心器件稳压二极管、NPN/PNP 三极管、电阻、电容、PMOS阈值设定由分压电阻和稳压二极管一起决定可按项目调整锁存能力有过压触发后保持断开需要断电复位或按键复位导通压降由 PMOS 导通电阻决定正常工作时近似为 Iout × Rds(on)静态功耗正常态主要来自分压电阻静态电流可以通过增大电阻降低响应时间取决于检测电容、晶体管开关速度和 PMOS 栅极驱动需实测启动方式上电默认输出触发锁存后需复位适合场景教学验证、实验板、小批量工装、低成本电源入口保护工具要求可调直流电源、万用表、示波器、面包板或洞洞板LTspice/KiCad 仿真从能力上看这个方案最适合那些“不想为了一个保护功能专门画一颗专用芯片”的场景。比如实验室做一块 12V 输入的小板子希望输入超过 15V 时自动关断同时要求触发后保持断开分立元件 OVP 可以很快搭出来。它的优点是可以完全掌控阈值和锁存逻辑缺点是参数精度受元件容差影响不适合作为高可靠性产品中的唯一保护手段。2. OVP 方案对比为什么用分立元件专用 OVP 芯片的优势在于集成度高、参数一致性好、自带软启动和故障输出产品化成熟度很高。使用专用芯片工程师只需按照数据手册配置几个电阻就能得到稳定的过压阈值和精密的动作行为但成本也更高采购周期更长而且一旦需要调整锁存逻辑或延迟时间可能要从芯片选型重新开始。分立元件 OVP 的优势是低成本、高灵活性、可维修性强。元件很容易从库存中找到阈值由电阻和稳压二极管决定正反馈锁存结构可以按需求定制成自锁型或自动恢复型。它也非常适合教学学生可以通过调节分压电阻、测量稳压管击穿电压、观察三极管正反馈过程真正理解保护电路为什么能锁存。缺点同样明显阈值精度受元件容差和温度影响响应时间不够稳定可能在上电瞬间或输入毛刺到来时误触发需要用 RC 滤波和滞回措施补救。从工程角度看两者不是完全替代关系。如果项目处于原型验证阶段或者产量不大、成本极其敏感分立元件 OVP 是很好的选择。如果产品需要通过严格的安全认证或者保护对象是锂电池、医疗设备等对可靠性要求很高的场景专用 OVP 芯片加保险丝的组合更稳妥。这篇文章讨论的分立元件方案更适合作为第一版验证电路也可以在成熟产品中承担辅助保护功能。3. 过压保护锁存电路的工作原理3.1 整体控制逻辑一个典型的分立元件 OVP 电路可以拆成四级来看输入分压采样网络、稳压二极管参考比较级、三极管正反馈锁存级、PMOS 开关驱动级。它们的信号流向可以简化成下面这样输入电压 - 分压网络 - 稳压二极管参考 - 检测三极管 - 锁存正反馈 - PMOS 驱动 - 负载断电输入电压首先通过两个电阻分压得到采样点电压 Vsen。Vsen 连接到稳压二极管阴极稳压二极管阳极再接到检测三极管的基极。正常输入电压较低时Vsen 低于稳压二极管击穿电压稳压管不导通检测三极管基极没有电流整个锁存级处于截止状态。PMOS 栅极被下拉电阻拉到地PMOS 导通输入电压通过 PMOS 的源极和漏极直接送到负载。当输入电压升高到阈值附近Vsen 超过稳压二极管击穿电压和检测三极管 Vbe 之和稳压管开始击穿检测三极管基极出现电流并导通。检测三极管一旦导通会同时驱动锁存网络中的另一个三极管二者形成正反馈即使撤销稳压管的击穿电流三极管也会自行维持导通。这个状态就是“锁存”。锁存级动作后PMOS 驱动级被触发将 PMOS 栅极拉到接近输入电压PMOS 的 Vgs 接近 0V开关管截止负载断电。3.2 锁存是怎么实现的分立元件搭建锁存电路常见做法是用一个 NPN 三极管和一个 PNP 三极管交叉耦合等效成可控硅结构。简单说检测三极管导通后将 PNP 管的基极拉低PNP 管导通后又把电流灌回检测三极管的基极从而维持检测三极管的导通状态。这个正反馈过程一旦启动就不会自动退出必须通过外部手段破坏维持条件。需要明确的是锁存电路并不等于 OVP 的全部。锁存级解决的是“过压消失后仍然保持关断状态”的问题避免负载在电源来回抖动时频繁重启。锁存状态可以理解为故障记忆只要发生过压负载就一直处于断电状态直到维护人员确认问题后手动复位。这个特性在很多工装设备中很实用因为它能暴露故障而不是让故障被自动掩盖。3.3 复位方式锁存 OVP 电路最常见的复位方式有三种。第一种是断开输入电源让锁存网络失去维持电流正反馈自然解除重新上电后电路回到正常导通状态。第二种是在检测三极管基极对地并联一个复位按键按下后强制拉低基极破坏正反馈。第三种是使用单片机或逻辑信号控制一个 NMOS将检测三极管基极短接到地实现远程复位。设计复位逻辑时要注意锁存网络的维持电流不能太小否则输入电压稍有跌落电路就可能自行解除锁存。但维持电流也不能太大否则复位按键需要承受较大电流复位效果会变差。实际设计中通常用几十千欧级别电阻限制维持电流再用一个小信号三极管或逻辑门承担复位任务。4. 环境准备与元件清单4.1 仿真与设计软件搭建这类电路之前建议先使用仿真软件确认拓扑逻辑。LTspice 是免费的模拟仿真工具适合验证 OVP 锁存电路的工作点KiCad 自带原理图和 PCB 设计能力适合后续把验证好的电路变成实际板子。仿真时重点观察三个信号输入电压、采样点电压、PMOS 栅极电压以及输出电压。只要输出电压在输入越过阈值后能跳变到 0V并且即使输入恢复也不恢复锁存逻辑就是对的。如果你不打算仿真直接面包板搭建也可以但第一次调电路可能会遇到阈值偏移、误触发、锁存不稳定等问题。仿真能帮助你把大部分逻辑问题提前消除掉所以更稳妥的做法是先仿真、后搭板。4.2 硬件搭建工具实际搭建需要准备一台输出电压范围超过 OVP 阈值的可调直流电源一个三位半或四位半万用表一台双通道示波器以及面包板或者洞洞板。可调电源用于模拟输入电压从正常值慢慢升高到过压值示波器用于观察响应时间和锁存状态万用表用于测量输出电压、静态电流和压降。如果被测负载电流较大PMOS 需要加散热片同时准备电子负载或大功率电阻作为负载。接线工具方面镊子、剥线钳、杜邦线、焊台都是必备的。分立元件 OVP 电路元件不多但网络连接较多特别是锁存网络的三极管交叉耦合部分建议在面包板上先按照原理图逐段确认连接关系再上电测试。如果面包板接触不良会直接导致阈值判断不稳定遇到这种情况优先检查面包板插孔和杜邦线。4.3 元件清单元件作用参考建议PMOS主功率开关正常导通过压时关断选择 Vds 足够高、Rds(on) 尽可能小的增强型 PMOSNPN 三极管检测输入电压触发锁存小信号通用型号即可注意 Vce 和 Ic 参数PNP 三极管与 NPN 构成正反馈锁存小信号通用型号注意耐压稳压二极管提供参考电压决定触发电压击穿电压按系统阈值选择注意温漂电阻分压采样、限流、下拉、正反馈精度尽量用 1%阻值按计算确定电容滤除高频毛刺、防止误触发陶瓷电容或电解电容位置靠近采样网络复位按键手动解除锁存轻触开关即可保险丝或自恢复保险丝限制故障电流建议串在输入端作为第二道保护元件型号不需要迷信某个固定编号关键是耐压、电流和增益满足工作条件。示例参数时可以按 12V 正常输入、15V 过压阈值、1A 负载电流来设计更高电压或更大电流时需要重新核算元件应力。4.4 安全注意事项进行实物测试时先设置可调电源的限流值避免误接线导致短路烧毁元件。不要在带电状态下插拔元件或改接线路尤其是 PMOS 栅极附近静电和带电操作都容易损坏器件。第一次上电建议先用小电流限制比如 100mA确认输出电压和逻辑正常后再逐步增加负载电流。示波器探头的地线夹要夹在电源地端不要跨接在输入和输出之间避免形成地回路。如果你测试的是超过人体安全电压的电路必须由具备资质的人员操作并做好绝缘和隔离。这里给出的设计思路主要面向 5V、12V、24V 这类常见低压系统更高电压场景需要重新评估爬电距离、元件耐压和安规要求。5. 设计步骤与参数计算5.1 确定电压等级和 OVP 阈值设计前先明确三个电压值正常工作电压 Vnom、过压保护阈值 Vov、后级电路允许的最大输入电压。以 12V 系统为例可以设定 Vnom 12VVov 15V。阈值不能设置得太接近正常工作电压否则输入电压的正常波动也会触发保护也不能设置得过高否则失去了保护意义。建议留出 10% 到 20% 的余量。还要考虑后级电路是否包含 DC-DC 或 LDO它们的绝对最大输入电压是多少。OVP 阈值应当低于后级器件允许的最大输入电压这样保护动作才有实际意义。如果后级电路允许最大 16V那么 15V 触发是合理的如果后级允许最大仅 13V阈值应设置在 12.5V 左右同时要检查正常工作时是否有余量。5.2 分压电阻与稳压二极管选型采样点电压 Vsen 通过两个电阻分压得到再与稳压二极管的击穿电压比较。设稳压二极管击穿电压为 Vz检测三极管基极导通压降为 Vbe则触发条件为Vsen Vz Vbe例如 Vz 10VVbe 0.7V则 Vsen 达到 10.7V 时开始触发。根据分压公式Vsen VIN × R2 / (R1 R2)当 VIN Vov 时Vsen 10.7V。若选择 R2 47kΩ可计算 R1 约 18.9kΩ实际可取 E24 系列的 18kΩ 或 20kΩ再用仿真和实际测试校准。稳压二极管选型时要关注击穿电压的容差和温度系数。常见稳压管的容差在 5% 到 10% 左右温度系数也会影响阈值精度。如果能接受 0.5V 左右的阈值误差分立方案没有问题如果需要更高精度可以考虑将稳压管换成 TL431 或精密基准但那就不是纯分立方案了。5.3 锁存网络参数锁存网络的核心是两个三极管之间的正反馈电阻它决定了锁存维持电流和触发灵敏度。阻值太大维持电流太小电路可能在输入电压波动时自行解锁阻值太小维持电流过大复位时可能难以断开。经验上先取 10kΩ 到 100kΩ 范围内调试再根据实测波形调整。复位按键可以并联在检测三极管基极与地之间按下后基极电压被拉低。如果使用单片机远程复位可以用一个 NMOS 或三极管开关替代按键其漏极接检测三极管基极源极接地栅极接收复位信号。信号持续 100ms 以上通常可以可靠解除锁存。5.4 PMOS 选型PMOS 是这个方案里最重要的功率元件选型主要看四个参数源漏耐压 Vds、导通电阻 Rds(on)、阈值电压 Vgs(th)、最大连续漏极电流 Id。PMOS 的源极接输入正极漏极接负载正极正常导通时电流从源极流向漏极。栅极由驱动级控制过压时栅极被拉到接近输入电压Vgs 接近 0VPMOS 关闭。PMOS 导通压降等于负载电流乘以 Rds(on)。比如负载电流为 1ARds(on) 为 50mΩ压降约 50mV如果 Rds(on) 为 200mΩ压降约 200mV。对低压系统来说200mV 压降可能明显影响效率所以 Rds(on) 尽量选小一些。同时要注意 Vgs(th) 的阈值如果 PMOS 的 Vgs(th) 太低在栅极没有完全拉到地时可能仍处于半导通状态导致发热。5.5 Python 参数计算脚本下面的 Python 脚本可以计算分压电阻和阈值偏差方便快速试算。脚本中的元件参数只是示例实际需要按你的 Vov、Vz 和 E24 电阻系列调整。# 分立元件 OVP 阈值计算示例 Vnom 12.0 # 正常工作电压 Vov 15.0 # 过压保护阈值 Vz 10.0 # 稳压二极管击穿电压 Vbe 0.7 # 检测三极管基极导通电压 Vtrigger Vz Vbe ratio Vtrigger / Vov print(f触发条件 Vsen {Vtrigger:.2f}V) print(f目标分压比 R2/(R1R2) {ratio:.4f}) R2 47000.0 # 先选一个 R2 R1 R2 * (1 - ratio) / ratio print(f计算 R1 {R1:.1f} 欧姆) # 使用 E24 系列常用阻值做误差评估 for r1 in [18000, 20000, 22000, 24000]: v_actual Vov * R2 / (r1 R2) print(fR1{r1:6} 欧姆 - 实际 Vsen{v_actual:.2f}V, f距触发条件差 {v_actual - Vtrigger:.2f}V)运行脚本后你能看到不同 R1 阻值下的实际采样电压从而选择最接近触发条件又容易采购的电阻。实际电路中电阻精度、稳压管容差、环境温度都会导致阈值偏移所以最终一定要通过实测校准。6. 电路仿真与搭建验证6.1 LTspice 仿真验证建议在 LTspice 中搭建一个简化原理图至少包含分压电阻、稳压二极管、锁存三极管和 PMOS。仿真时使用直流扫描将输入电压从 Vnom 扫描到比 Vov 高 2V观察输出电压变化。正常情况下输出电压在 Vov 附近从接近输入电压跳变到 0V并保持关断。如果仿真中锁存不成立可以检查锁存网络的正反馈电阻是否过小或者三极管模型是否缺少击穿特性。LTspice 中的稳压二极管需要根据型号或参数设置击穿电压普通二极管模型默认没有反向击穿需要在模型属性中补充 BV 参数。下面是一个示意性的仿真软件网络描述具体线路仍需按你的原理图确认* 分立元件 OVP 示意网络非完整 LTspice 原理图 V1 VIN 0 12 R1 VIN SEN 18k R2 SEN 0 47k D1 SEN QBASE 1N4740A Q1 QCOLL QBASE 0 2N3904 Q2 QBASE QCOLL VIN 2N3906 M1 VIN VOUT GATE GATE PMOS_TEST V2 GATE 0 PULSE(0 12 1ms 1us 1us 10ms 20ms)看仿真波形时重点看四条曲线输入电压 VIN、采样点电压 SEN、PMOS 栅极电压 GATE、输出电压 VOUT。输入超过阈值后SEN 被限制在稳压管击穿电压附近PMOS 栅极被拉高VOUT 跌落到 0V。即使 VIN 重新降到 VnomVOUT 也保持 0V说明锁存逻辑正常。6.2 面包板搭建步骤仿真通过后可以在面包板上搭建实际电路。先插 PMOS确认源极、漏极、栅极引脚再插检测三极管和锁存三极管确认集电极、基极、发射极接着连接分压电阻和稳压二极管最后接 PMOS 栅极的下拉电阻和驱动级。接线顺序建议从输入到输出逐段完成每完成一段就用万用表通断档检查。上电前先不要接负载用可调电源设置到 Vnom观察输出电压是否跟随输入。如果输出电压明显偏低先检查 PMOS 是否完全导通再检查栅极是否被锁存网络错误拉高。6.3 上电测试流程第一次上电建议用限流 100mA 的低电流测试。输入设置为 Vnom测量输出电压应接近输入压差应在 PMOS 的 Rds(on) 乘以电流的范围内。随后慢慢升高输入电压直到输出电压突然跌落记录当时的输入电压这个值就是实际 OVP 阈值。再把输入调回 Vnom输出应保持关闭状态。按一次复位键输出恢复导通说明锁存与复位逻辑都正常。7. 功能测试与效果验证7.1 测试目的功能测试的目标是验证三件事正常输入时负载能够导通过压时负载能够被切断过压消失后负载保持切断而不是自动恢复。整个验证过程不复杂但每一步都要记录数据因为分立元件 OVP 的实际阈值和理论计算一定存在偏差记录下来才能判断这个偏差是否在可接受范围内。7.2 正常导通测试输入设置为 Vnom接上额定负载或功率电阻。用万用表测输出电压正常时输出电压应接近输入电压两者之差就是 PMOS 的导通压降。如果压降比数据手册中的 Rds(on) 理论值大很多可能是 PMOS 没有完全导通或者栅极下拉电阻阻值不合适导致栅极电压没有真正拉到地。可以用示波器同时测输入端和输出端波形查看 PMOS 压降是否存在异常波动。7.3 过压触发测试输入从 Vnom 开始以每次 0.1V 或 0.2V 的步进缓慢升高同时观察输出电压。当输入电压超过 OVP 阈值时输出电压应迅速从接近输入跳变到 0V。记录跳变发生时的输入电压这个值就是实测阈值。建议连续测试三次记录最小值、最大值评估阈值稳定性。如果三次偏差过大优先检查分压电阻精度、稳压管容差和面包板接触。7.4 锁存保持与复位测试过压触发后将输入电压降回 Vnom甚至降到比 Vnom 更低输出电压仍应保持 0V。此时测量锁存网络中三极管的基极电压可以确认正反馈维持条件是否存在。按下复位按键检测三极管基极被拉低正反馈被破坏PMOS 重新导通输出电压恢复。如果复位无效可能原因是锁存网络维持电流过大复位按键无法完全拉低基极需要在基极回路中增加限流电阻或改用 NMOS 强制下拉。7.5 功能测试记录表测试项输入电压预期输出实测输出是否通过正常导通12.0V约 12V 减 PMOS 压降记录记录过压触发缓慢升到 15V输出跌落到 0V记录触发值记录锁存保持降到 12V输出保持 0V记录记录复位恢复按下复位键输出恢复导通记录记录重复性重复升压 3 次阈值偏差尽量小记录最大值/最小值记录如果测试中某一项不通过不要急着改元件先确认测试方法和接线是否正常。隔离问题范围先检查分压采样电压再检查锁存网络最后检查 PMOS 驱动。一级一级排查比盲目换元件更高效。8. 性能观察与自动化批量验证8.1 响应时间观察OVP 的响应时间指的是从输入电压越过阈值到输出电压降为 0V 的时间。使用示波器双通道通道 1 接输入通道 2 接输出上升沿或下降沿触发扫描时间设置在几十微秒到几毫秒之间。正常时可以在示波器上看到输入电压上升后输出电压经历一个短暂延迟后迅速关断。响应时间主要由采样网络电容、三极管开关延迟和 PMOS 栅极充放电时间决定。电容越大抗误触发越强但响应越慢电容越小响应越快但容易误触发。如果你的应用对保护速度要求很高比如需要微秒级响应分立元件方案可能不够应该选择专用 OVP 芯片。大部分工装和电源入口保护场景毫秒级响应已经足够。8.2 压降与功耗观察正常导通状态下用万用表 mV 档测量输入端和输出端的电压差可以换算出 PMOS 的导通损耗。静态功耗则通过将万用表电流档串入输入回路的测量方式读取。这个值主要由分压电阻和稳压管的漏电流决定。如果静态电流偏大可以适当增大分压电阻但要注意阈值精度会随之下降。负载较大时PMOS 会因为导通损耗发热手指触摸外壳会感觉到明显温度变化。长期运行建议用散热片或选择 Rds(on) 更低的 PMOS。每次调整 PMOS 型号后都要重新测试压降和发热情况确认新的选型满足系统要求。8.3 自动化测试与批量验证分立元件 OVP 电路在批量生产时需要对每个板子的阈值和锁存行为进行验证手工转动可调电源旋钮效率太低。常见做法是使用程控可调电源和电子负载通过上位机脚本自动扫描输入电压并记录输出状态。下面是一个使用 PyVISA 控制仪器的通用示例仪器地址需要按实际设备替换。import pyvisa import time rm pyvisa.ResourceManager() ps rm.open_resource(USB0::0x1234::0x5678::INSTR) # 替换为实际电源地址 def set_voltage(v): ps.write(fAPPLY {v:.2f},0.5) # 设置电压并限制电流 time.sleep(0.1) def read_output(): # 通过另一台万用表或数据采集卡读取输出电压 return float(ps.query(MEAS:VOLT?)) # 仅示意实际需对应设备 for voltage in range(100, 161, 5): set_voltage(voltage / 10.0) vout read_output() state ON if vout 1.0 else OFF print(f输入 {voltage/10.0:.1f}V - 输出 {vout:.2f}V - {state})批量验证时除了阈值扫描还可以增加锁存保持测试触发后把输入调回正常值确认输出仍然为 OFF按下复位信号后确认输出恢复为 ON。整个过程可以用一个上位机程序串联起来记录每个板子的结果并将测试数据导出为 CSV。这样既加快了产测速度也留下了质量追溯数据。9. 常见问题与排查方法问题现象可能原因排查方式解决方案实测阈值比设计值偏高分压电阻偏差、稳压管容差测量分压点和稳压管两端电压换 1% 电阻重新计算分压比实测阈值比设计值偏低稳压管击穿电压偏低、检测管 Vbe 偏低检查稳压管型号和批次选择容差更小的稳压管或串入微调电阻过压后输出仍导通PMOS 驱动级未动作栅极未拉高测量 PMOS 栅极电压检查驱动 PNP 是否导通增加限流电阻过压消失后自动恢复锁存维持电流不足测量锁存网络基极电压和电流增大正反馈电阻减小维持回路电阻提高维持电流电路在上电瞬间误触发输入电压上升沿过冲或采样电容太小示波器观察上电时刻输入和输出波形在分压网络并联一个 RC 延时电容PMOS 发热严重Rds(on) 太大或栅极没有完全导通测量 PMOS 压降和栅源电压换用 Rds(on) 更低的 PMOS检查驱动电平复位按键无效锁存维持电流过大按键无法拉低基极测量按键两端电压减小维持回路电流或改用 NMOS 强制下拉仿真正常但实物不稳定面包板接触不良、地线回路干扰检查每个触点缩短地线改用洞洞板焊接或重新整理接地点输入电压正常但输出没有PMOS 接反或锁存状态未复位检查 PMOS 源漏方向和复位状态重新检查 PMOS 引脚方向手动复位一次排查的核心原则是“先量电压再判断逻辑”。过压保护电路每个阶段的电压状态都比较明确分压点电压、稳压管两端电压、检测三极管基极电压、锁存节点电压、PMOS 栅极电压、输出电压。从上到下逐级测量就能很快定位问题在哪一级。不要一上来就换元件先分析原因再动手。10. 最佳实践与合规提醒10.1 工程化设计建议第一次设计时建议把阈值留出充足余量不要卡在临界点。除了分压电阻和稳压管容差温度变化也会引起阈值漂移通常留出正常电压到 OVP 阈值之间 10% 到 20% 的窗口。加入一个几十纳法的电容并联在分压网络下端可以滤除输入电压上的高频毛刺减少误触发。电路板布局时PMOS 放在靠近输入端的位置功率回路尽量短粗小信号控制网络远离功率回路避免开关噪声耦合到锁存网络。测试阶段先使用低限流电源确认所有逻辑正常后再逐渐增加负载。批量验证时建议使用自动化测试脚本记录每片板子的阈值和锁存行为而不是靠肉眼观察。10.2 安全与合规边界分立元件 OVP 方案是低成本验证工具但不能替代安规层面的保护器件。作为产品设计过压保护通常还需要配合保险丝、防反接、防静电和浪涌防护电路。如果后级电路价值很高或者涉及人身安全建议采用经过认证的专用 OVP 芯片并按照数据手册和安规标准进行完整测试。本方案涉及的电路只适合低压电子实验和工装验证。搭建时注意不要带电插拔不要接触裸露的电源端子电容放电后再触碰元件。如果你把这些电路用于实际产品要重新评估元件耐压、失效模式、短路保护和整体可靠性。合法授权和版权合规同样重要如果你在商业产品中参考了其他人的原理图要确认来源和授权情况。11. 总结与下一步这个分立元件 OVP 方案最值得试的地方是能用几颗常见元件搭出一个看得见摸得着的过压保护电路并且具备锁存功能。对理解电源保护原理、做低成本工装甚至做一个简单的电源入口保护板这个方案都很实用。整个搭建过程中最有价值的一步是实际测试阈值和锁存行为你会发现分立元件的真实参数和理论计算之间有不少偏差但这种偏差本身就是硬件设计的常态。建议你先从 12V 正常输入、15V 过压阈值的参考配置开始先在 LTspice 里跑通仿真再在面包板上搭建用小电流验证正常导通、过压关断、锁存保持和复位恢复四个关键动作。最容易踩的坑是锁存复位无效和 PMOS 发热遇到问题时优先检查基极限流电阻和 PMOS 选型不需要急着换元件。下一步可以继续扩展的方向很多在锁存网络中加入 RC 延时实现“过压持续一段时间才触发”的防抖逻辑加入滞回比较器让保护动作更稳定把锁存信号引到单片机实现故障记录和远程复位配合自恢复保险丝和防反接电路做成一个更完整的电源入口保护模块。调通这一版之后你会发现分立元件 OVP 并不复杂关键是每一步都去测量和验证。
