1. 项目概述从“连通”到“性能”的跨越干了十几年硬件设计画过的板子堆起来能当凳子坐。早些年大家对PCB走线的理解大多停留在“连通就行”的阶段电源线稍微画粗点信号线别太细板子就能跑起来。但最近几年尤其是随着无线通信、高速数字电路的普及我越来越深刻地感受到PCB设计特别是涉及芯片测试和射频电路的走线早已不是一门“连线艺术”而是一门需要精密计算的“电磁场工程”。今天聊的这个话题——“芯片测试和射频走线”恰恰是横跨了芯片验证和系统性能两个关键领域的核心技能。它解决的远不止是“板子能不能工作”的问题而是“芯片性能测不测得准”、“系统指标达不达得到”的根本性挑战。简单来说这关乎两件事第一你如何设计测试电路去真实、无失真地捕捉到一颗芯片尤其是射频芯片的“体检报告”第二你如何布局布线让这些高频、敏感的射频信号在板卡上“规规矩矩”地跑不干扰别人也不被别人干扰。无论是做芯片研发的测试工程师还是做产品开发的硬件工程师这都是必须啃下来的硬骨头。如果你正为测试结果飘忽不定、射频指标总差那么一点而头疼那接下来的内容或许能给你带来一些实实在在的思路。2. 芯片测试中的走线哲学为何“测试点”不等于“测量点”很多人以为芯片测试就是在芯片引脚旁边放个测试点然后用探针或者线缆连到仪器上读数。这个想法在直流或低频世界或许成立但一旦进入射频乃至微波领域这个“测试点”本身就可能成为最大的误差来源。这里的核心矛盾在于你的走线已经成为被测电路的一部分并且严重影响着测量结果。2.1 开尔文Kelvin走线剥离导线电阻的“金钥匙”在芯片测试尤其是电源芯片或高精度模拟芯片的测试中开尔文连接或称四线制测量是基础中的基础但很多人在Layout时却做得不到位。原理很简单但实现有讲究我们想精确测量芯片电源引脚VDD的电压。如果只用一根走线既负责输送电流Force又在这根走线上取电压测量Sense那么走线本身的电阻R_trace就会产生压降I * R_trace导致你测到的电压低于芯片引脚实际得到的电压。开尔文走线的精髓就是用两对独立的走线一对粗线Force Force-承载电流另一对细线Sense Sense-专门用于高阻抗的电压测量。由于Sense线路上几乎没有电流因此其走线电阻带来的压降可以忽略不计从而能“感知”到芯片引脚最真实的电压。Layout实操中的魔鬼细节Force与Sense的分离点这是最关键的一步。Force线和Sense线必须在最靠近芯片引脚焊盘的位置才分开然后分别连接到你的测试接口或连接器。绝对禁止在远离芯片的地方提前合并那样就失去了开尔文的意义。理想情况是Sense线直接从芯片焊盘引出像一对“触须”。走线路径与耦合Force线通常电流较大走线要宽。Sense线是信号线要尽量短并且避免与高噪声或大电流的走线如开关电源的SW节点平行长距离走线防止噪声耦合进高阻抗的测量端。在PCB上的实现对于贴片芯片一种经典做法是使用“狗骨头”状或“H形”的焊盘。芯片的电源焊盘通过一个细颈或直接连接出Sense线而Force电流则从焊盘的主体部分流入。这需要在画封装时就提前规划。注意开尔文走线对测试治具如探针卡、测试插座同样适用。探针的接触电阻是另一个误差大头因此专业的射频或高精度测试探针其Force针和Sense针在物理上也是独立且末端紧邻的。2.2 射频芯片测试传输线效应与阻抗控制当你测试一颗Wi-Fi、蓝牙或蜂窝射频芯片时情况变得更加复杂。此时连接测试仪器如矢量网络分析仪VNA、频谱分析仪的走线必须被视为传输线而不再是简单的导线。为什么测试结果“不准”假设芯片的射频输出引脚RF_OUT设计阻抗是50欧姆。如果你用一根随意画出来的、特性阻抗未知可能是70欧姆或更高的微带线连接到测试座就会产生阻抗失配。信号会在芯片引脚和走线之间、走线和测试连接器之间多次反射。最终到达仪器的信号已经是原始信号与一系列反射信号的叠加你测得的功率、频谱、S参数如S11 S21将全部失真。这常常表现为测试重复性差、不同板子结果差异大。精准测试的走线守则阻抗计算与仿真先行在Layout之前就必须根据PCB的叠层结构介质厚度、介电常数、走线宽度、铜厚使用工具如SI9000精确计算微带线或带状线的宽度以实现50欧姆或75欧姆等标准阻抗特性阻抗。对于高频如2GHz甚至需要用到3D电磁场仿真软件如ADS HFSS对过孔、拐角、测试焊盘进行建模优化减少不连续性。“最短路径”与“连续参考”原则射频走线必须尽可能短减少损耗和辐射。更重要的是走线下方必须提供完整、不间断的参考地平面。任何跨分割、参考平面不连续的区域都会导致阻抗突变和信号完整性恶化。测试点/过孔的设计如果需要用同轴电缆连接测试点通常是一个接地共面波导GCPWG形式的焊盘或者一个精心设计的过孔到内层传输线的过渡。焊盘尺寸要与测试探针匹配周围的接地过孔要密集且靠近以提供低感抗的回流路径。切忌用一个简单的表层焊盘加一根长细线连接到芯片那会引入极大的寄生电感和阻抗不连续。以Wi-Fi芯片的ACIAdjacent Channel Interference 邻道干扰测试为例这个测试对被测件DUT输出的信号纯度要求极高。如果测试板上的射频走线阻抗失配或者屏蔽不好导致微弱的噪声或干扰耦合进走线就会直接恶化测得的ACPR邻道功率比或频谱模板Spectrum Mask结果让你误判芯片性能不合格。因此测试板的射频走线质量本身就是测试系统的一部分。3. 射频系统板卡走线设计在约束中寻找最优解如果说测试板的目标是“绝对保真”那么产品系统板卡上的射频走线则是在空间、成本、功耗、EMC等多重约束下寻求性能最优的“平衡艺术”。3.1 射频走线的基础规则不只是50欧姆确保特性阻抗匹配是射频走线的第一课但远不是全部。走线宽度与电流承载虽然射频信号本身是交流电流不大但很多射频功放PA或前端模块FEM需要较大的直流偏置电流。这时连接到这些器件的电源走线VDDA VDD_PA就需要根据直流电流大小来设计宽度。这就是热词中提到的“ad中电源走线是否要预估走线电流的大小进行线宽的设置”的核心。必须预估一个简单的公式对于1oz铜厚温升10°C时大约需要20mil约0.5mm的线宽承载1A电流。电流不足会导致走线发热、压降增大影响器件性能甚至烧毁。拐角与弯曲直角拐角会增加寄生电容导致阻抗不连续和信号反射。对于射频走线必须使用45度斜角或圆弧走线。圆弧走线的射频性能通常优于45度角但对布线空间要求更高。过孔的使用与优化过孔是阻抗不连续和电感的主要来源。对于关键射频信号线应尽量避免使用过孔。如果必须换层例如从芯片底部的球栅阵列BGA引出需遵循使用小尺寸过孔如8/16mil。在信号过孔旁边紧邻放置多个接地过孔为返回电流提供最短路径。如果可能采用“背钻”Back Drill技术去除信号过孔上无用的铜柱段减少短桩Stub效应这对高速数字信号如DDR和射频信号都至关重要。隔离与屏蔽不同射频模块间的隔离例如板上的2.4GHz Wi-Fi路径和5GHz Wi-Fi路径应尽可能远离并用地缝Guard Trace或排地孔Ground Via Fence进行隔离防止相互干扰。数字噪声入侵敏感的射频线路如LNA输入、VCO控制线必须远离高速数字线如时钟、DDR数据线、电源开关节点和数字接口如SPI、SDIO。对于SPI等控制线虽然频率不高但边沿陡峭同样需要远离射频区域必要时可在其两侧加地线保护。3.2 特殊拓扑结构与串扰控制星型拓扑Star Topology常见于多个器件需要参考同一时钟或信号源的情况比如多个射频开关共用一个控制信号。星型拓扑要求信号从源端出发以大致相等的长度分支到各个负载。其核心要求是阻抗控制从源端到每个分支点的走线以及各分支走线都需要做阻抗控制。终端匹配需要在每个分支的末端负载端考虑是否加终端电阻以抑制反射。星型拓扑容易在分支点产生反射设计时需要仿真验证。长度匹配各分支长度应尽量一致以保证时序同步。串扰的主动管理串扰与走线间距、平行走线长度、参考平面的完整性密切相关。一个经验法则是对于射频走线间距至少保持3倍线宽3W规则。对于极其敏感的线路可以增加到5W甚至更宽。同时确保走线下方有完整地平面是减少串扰最有效且成本最低的方法。3.3 PCB设计工具中的实战技巧热词中提到了很多工具操作问题这恰恰是理念落地时的拦路虎。AD/PADS中设置走线推挤在复杂密集的射频区域布线开启推挤模式Push Shove是必须的。这能保证你在走一根线时其他已布好的线符合规则约束的会自动避让极大地提高布线效率并维持基本的间距规则。在Altium Designer中快捷键是“ShiftR”循环切换推挤模式在PADS中需要在布线设置中启用。如何不改变原有走线如DDR在进行后期ECO工程变更时最怕误改已调好的高速线。在PADS中可以使用“锁定”功能Lock Trace将关键的DDR走线、射频走线锁定。在布线过程中也可以设置针对特定网络或区域的“禁止布线区”。在Altium Designer中类似的“Room”规则或针对网络的“布线宽度/间距”规则配合“锁定”功能也能起到保护作用。走线拖动不了这通常是因为走线被“固定”了Fixed或者所在层被锁定或者违反了设计规则导致移动被禁止。检查对象属性取消固定状态并确认当前操作层正确。4. 从原理到实践一个双频Wi-Fi模块的走线设计实录以我近期参与的一个集成了2.4GHz/5GHz双频Wi-Fi蓝牙的模块设计为例其中射频走线部分堪称“螺蛳壳里做道场”。4.1 设计目标与约束模块尺寸仅12x12mm芯片采用高度集成的SoC但需要引出2.4G和5G两路射频信号到板边连接器。主要挑战在于空间极度有限两路射频走线必须非常靠近。隔离度要求高需防止双频信号相互干扰尤其是5GHz发射对2.4GHz接收的干扰。阻抗控制必须精确确保信号从芯片焊球到连接器的损耗最小。4.2 叠层与阻抗设计我们采用了4层板结构Top信号/元件、GND02、PWR03、Bottom信号/元件。射频走线全部布置在Top层利用第二层GND02作为完整的参考地平面。使用PCB厂商提供的精确叠层参数介电常数Er 铜厚 介质厚度。将参数输入SI9000计算得出在1.6mm板厚、特定PP片厚度下要实现50欧姆微带线Top层走线宽度需要控制在约0.36mm5GHz频段对尺寸更敏感需更精确。将计算出的宽度值在Altium Designer中设置为对应射频网络的专属布线规则。4.3 布局与布线实战芯片扇出与电源分割首先处理好芯片的BGA扇出为射频引脚预留最短的出线通道。芯片的模拟电源AVDD和数字电源DVDD在第三层PWR03进行了严格的分割并使用磁珠或0欧电阻在单点连接防止数字噪声通过电源平面串扰到射频电路。射频路径规划分叉点远离芯片两路射频信号从芯片的两个相邻焊球出来后立即以3W的间距背向而行分别走向模块的两个侧边。尽可能早地分开减少并行长度。地孔屏蔽墙在两路射频走线之间布置了一排密集的接地过孔间隔λ/10 在5GHz约1mm形成一道“地墙”起到电磁隔离作用。最短化与直线化在满足间距和隔离的前提下走线尽可能短并避免不必要的拐弯。必须拐弯处使用圆弧拐角。连接器过渡板边采用微型同轴连接器如Hirose U.FL。连接器焊盘设计为接地共面波导形式。射频走线在接近焊盘时线宽渐变至与焊盘中心导带等宽周围用多排接地过孔紧密包围确保连接器处的阻抗连续和良好接地。测试点的添加在芯片的射频输出引脚附近预留了微型测试焊盘用于探针测量。该焊盘通过一个串联的0201尺寸0欧电阻与主射频路径连接。正常工作时焊接0欧电阻需要测试时移除电阻即可用探针直接在焊盘上测量而不影响主路径的阻抗匹配。4.4 仿真与验证在初步布线完成后我们提取了关键射频路径的版图导入ANSYS HFSS进行3D全波电磁仿真。S参数仿真查看从芯片焊球到连接器的S11回波损耗和S21插入损耗。目标是在2.4GHz和5GHz频段内S11 -10dBVSWR 2:1S21损耗尽可能小如0.5dB。仿真发现问题第一次仿真发现连接器处的过渡结构在5.8GHz附近S11有一个尖峰接近-9dB。分析原因是接地过孔距离中心导带稍远电感略大。通过优化焊盘周围地孔的数量和位置将S11优化到了-15dB以下。隔离度仿真在HFSS中设置两个端口分别在两路射频路径上仿真它们之间的S21即隔离度。在5GHz频段隔离度达到了-40dB以下满足要求。5. 常见问题、调试技巧与经验沉淀即使设计再仔细首版板卡回来也难免遇到问题。以下是一些典型的“坑”和解决思路。5.1 测试结果不理想如何定位是芯片问题还是板级问题这是射频调试中最常见也最棘手的问题。可以遵循以下步骤隔离检查直流供电用万用表和示波器带宽足够测量芯片各供电引脚的电压是否准确、纹波是否在规格书要求范围内通常几十mV。大纹波是性能杀手。进行“Through”校准如果条件允许制作一个简单的“直通”测试夹具如将输入输出用优质电缆直接相连或者将板上的射频路径切断用已知性能良好的同轴电缆和连接器直接焊接在芯片的射频引脚附近飞线绕过板载走线进行测试。如果指标变好问题就在板级走线或连接器上。网络分析仪是好朋友用矢量网络分析仪VNA直接测量板载射频路径的S参数。这是最直接的证据。如果S11很差如-5dB说明阻抗严重失配如果S21损耗很大说明走线损耗高或匹配不好。热成像辅助如果怀疑是PA部分问题如输出功率不足用热成像仪看看PA芯片是否正常发热。异常发热可能意味着匹配电路严重失配导致功率反射回芯片。5.2 板级射频性能调试“三板斧”当确定是板级问题后按以下顺序排查匹配电路调试射频路径上的π型或L型匹配网络由电容电感组成是调整阻抗的核心。使用网络分析仪和史密斯圆图通过更换不同值的匹配元件将阻抗点调整到50欧姆附近圆图中心。切记每次只微调一个元件并记录下变化。检查接地用万用表蜂鸣档检查所有射频器件、屏蔽罩的接地引脚是否真的与主地平面连通良好。虚焊或接地过孔不足是常见问题。对于关键器件有时需要手动在其接地焊盘上额外加焊。屏蔽与隔离如果发现灵敏度差如接收误码率高可能是受到板内其他电路干扰。尝试给射频区域加上临时屏蔽罩可用铜箔观察指标是否改善。如果改善明显说明布局隔离或滤波器设计需要加强。5.3 一些血泪教训换来的经验射频走线不要跨分割这是铁律。哪怕参考地平面只有一丝缝隙射频信号跨过去性能就会急剧恶化。画完板一定要仔细检查地平面层确保射频走线下方是完整地。晶振和时钟电路是“噪声发射塔”务必让晶振、时钟发生器、时钟线远离射频输入电路如LNA。并确保时钟电路本身有良好的局部接地和电源滤波。电源去耦电容的布局比容量更重要一颗靠近芯片电源引脚的100pF电容其效果远优于一颗远离芯片的10uF电容。去耦电容的接地回路要尽可能短最好直接打过孔到主地平面。善待你的仿真模型无论是芯片的SPICE模型、S参数模型还是无源器件的宽带模型尽可能向供应商索取。使用理想模型进行仿真结果可能与实际相差甚远。特别是电感、电容在高频下的寄生参数ESR ESL必须考虑。文档化一切每次改动的匹配元件值、测试条件、仪器设置、测试结果都要详细记录。射频调试很多时候靠的是经验和对比清晰的记录能帮你快速回溯问题。芯片测试和射频走线一个追求“真实”一个追求“纯净”两者共同构成了高性能电子系统的基石。这个过程没有太多炫技的黑科技更多的是对电磁场基础理论的深刻理解对设计规则的严格遵守以及用耐心和细致的实践去反复验证和调试。每一次成功的调试背后都是对无数细节的掌控。希望这些从实际项目中总结出的思路和细节能让你在下次面对射频走线时多一份从容少踩一个坑。