在上一篇文章里我把System Controller制造测试的整体框架、测试设备选型还有关于测试夹具设计的那套底层逻辑都过了一遍。当时我特意提到过Manufacturing Test从来不是简单地把板子通上电、看看能不能点亮就完事。这一篇Part 2我直接带你走进产线测试的现场环节从真正跑起来的测试程序、信号级验证、通信接口测试到最让人头疼的故障分析和不良品定位一次性讲透。这篇内容更适合产测工程师、测试开发工程师、以及负责控制器产品从研发转量产的相关岗位来读如果你的产品也涉及PCBA量产和可靠性验证那这篇内容基本能帮你少走几个月的弯路。1. 测试策略调整从静态检测转向动态功能验证在System Controller的制造测试里如果你只停留在上电量电压、测测通断这种静态检测阶段那覆盖率是远远不够的。Part 1我提过控制器类产品往往涉及多路电源、多种通信接口、外部存储和复杂的外设控制静态测试只能发现焊接短路、断路这类初级问题但芯片是否真的工作正常、固件能否正确加载、各路通信是否稳定这些都必须靠动态测试来兜底。所以Part 2里我建议把测试策略重新分层让每一层测试都有自己的明确目标。1.1 从硬件连通性到系统行为的测试层级划分我习惯把System Controller的制造测试分成三个层级这个划分方式在几个项目里都验证过很实用。第一层是结构完整性测试也就是传统的ICTIn-Circuit Test和开短路测试这层主要检查PCBA有没有焊接不良、有没有多贴少贴、电源对地有没有短路。第二层是固件烧录与启动测试板子要烧录Bootloader和应用程序然后验证系统能不能正常启动、时钟能不能lock、DDR能不能完成初始化。第三层是接口与功能交互测试涉及CAN、RS485、以太网等通信接口实测以及GPIO控制、AD采集这些功能项。很多新入行的工程师会纠结这三层是不是必须分开做其实不一定。我见过不少产线为了节省成本把ICT直接砍掉只靠烧录和功能测试来兜底这样做的风险是如果板子存在微短路或焊接不良开机可能还能过但运行一段时间后就会出现随机死机或通信失败这类问题在后端返修阶段的代价远高于ICT阶段拦截下来的成本。我的建议是至少保留一个基础的开短路测试哪怕是用数字万用表配合气动针床做半自动检测也比完全没有强。这部分的取舍原则是测试成本永远低于返修成本和售后成本。1.2 为什么我的测试项必须包含动态信号验证这些年经手过的控制器板卡至少有三分之一的不良品静态测试阶段是完全正常的只有等到动态加载、外设启动、数据吞吐时才会暴露问题。举一个很典型的例子DDR数据线某一位存在虚焊静态测量电阻完全正常但是系统跑起来一访问内存就随机报错再比如某个去耦电容虚焊待机时电压纹波还能接受但当MCU主频拉高、外设同时工作时电源跌落直接导致复位重启。所以在设计测试项时我会特意增加动态信号验证的内容。最基础的做法是在主控启动后通过GPIO翻转输出特定波形用示波器检测波形幅值和频率同时对关键电源轨设置动态负载切换观察电压跌落是否在允许范围内。更高级一点的方案是用逻辑分析仪抓取通信总线上的实际数据帧确认协议层也正常。动态验证覆盖的是芯片内部逻辑、固件执行、信号完整性这些看不见摸不着的层面正好补上静态检测的盲区。2. 核心测试项的设计与参数实现要点有了整体策略接下来就是具体测试项怎么设计的问题。System Controller制造测试的核心测试项我一般会围绕电源、时钟、复位、存储、通信这五个维度展开。每个测试项的合格判据必须量化和可复现不能靠感觉正常来定性否则在量产几百片板子后误判率和漏判率都会高到让人崩溃。2.1 电源轨测试的详细参数设计与阈值选择控制器板卡一般至少有三路电源轨比如5V输入、3.3V主控供电、1.2V或0.9V内核供电有的还带DDR的1.35V/1.5V供电。制造测试阶段电源轨测试我不会只测电压平均值更关键的是上电时序和纹波峰峰值。为什么时序重要因为很多MCU和DDR都有明确的上电顺序要求比如内核供电必须先于IO供电稳定如果顺序反了芯片可能进入锁存状态、无法启动甚至导致IO引脚闩扣损伤。测量上电时序时我会把多路电源的信号同时接进四通道示波器触发条件设置为最低电压轨上升沿然后记录各路电源达到90%标称值的时间差。以一个典型的Zynq或i.MX平台为例要求是内核电源比IO电源至少提前0.5ms稳定DDR电源可以在内核稳定之后在任意时间到达。如果实测时序偏移过大就要检查电源芯片的EN引脚配置和软启动电容参数是否匹配。纹波测试也比较容易踩坑。很多工程师习惯用示波器探头直接点电源输出端但这种测法会因为探头地线过长引入额外噪声导致纹波的读数虚高。我自己的操作习惯是使用接地弹簧把探头尖端和地线弹簧直接压在电源测试点上同时将示波器带宽限制设为20MHz这样读出来的纹波峰峰值才有参考意义。对于3.3V电源轨纹波峰峰值通常要求小于50mV对于1.2V内核电源要求可能会更严格一般小于30mV。如果测试夹具上不方便直接测量我会在夹具上预留专用的电源测试针连接一段较短的走线尽量减少测量误差。2.2 时钟、复位和启动链路的自动化验证方法晶振起振和复位释放是系统启动链条上的第一环。制造测试阶段我不会只满足于用示波器看有没有波形这种粗放验证而是会把关键信号接入测试系统的测量通道由测试软件自动判断频率和幅值。以25MHz的系统晶振为例示波器测量频率读数应落在25MHz±50ppm范围内换算下来就是25MHz±1250Hz。对于普通精度的晶振这个阈值定得过严可能误杀正常板卡过松又无法发现停振或频偏我一般会设置为±100ppm既能发现晶振负载电容错配、晶体损坏这类问题也留给生产批次正常的离散度空间。复位信号测试需要关注两个点一是复位释放后的上升时间是否过缓如果RC复位电路的上拉电阻和电容取值不当复位上升沿可能长达几十毫秒导致主控上电后复位不彻底出现启动偶发失败二是复位释放时刻与电源稳定时刻的先后关系。我设计的测试流程是先用示波器捕获电源轨上升沿再捕获复位释放上升沿通过测试软件测量两者之间的时间差要求复位释放至少比电源稳定晚50ms。如果达不到就需要检查复位芯片的阈值电压和去抖电容。这些参数乍一看繁琐但在量产环境中它们是定位板子偶尔启动不了这类问题的最有效手段。2.3 存储器件读写测试的覆盖策略与边界条件控制器类产品通常包含SPI NOR Flash用于存放Bootloader和应用程序DDR用于系统运行还可能带EEPROM保存校准参数。不同存储件在制造测试中的测试策略差异很大。SPI NOR Flash的测试如果每次都做全片擦除和写入校验消耗时间太长量产节拍根本扛不住。我的做法是分区测试Bootloader所在区域做全量校验因为这部分代码稳定性要求最高应用区域只做扇区擦除、写入和回读的循环测试随机挑选三个扇区每个扇区写入AA/55/00/FF和随机数再读回比对。如果三个扇区读写都正常基本可以判断Flash芯片本身和SPI链路没有问题。要注意的是测试前必须先读取芯片ID这样既验证了SPI通信也防止把其他型号的Flash误判为合格。DDR测试我会在启动阶段通过Bootloader执行一段内存自检程序覆盖地址线、数据线和存储单元的常见故障模型。具体来说会跑三个经典算法Walking 1s/0s用于检测数据线短路和开路Address Uniqueness测试用于检查地址线问题March C算法用于检测存储单元固定故障和耦合故障。测试代码的体积不大但跑完一轮一般需要几十秒为了不影响产测节拍我会把DDR测试安排在自动测试机台等待其他测量项的间隙执行相当于并行处理。3. 接口测试的实操过程与配置方法System Controller最典型的特点是接口多而且都是工业现场实际在用的接口比如CAN、RS485、以太网。接口测试如果只是测物理通断那简直是在浪费产测工位的价值。接口测试需要做到物理层和链路层都验证到这才是制造测试该有的深度。3.1 以太网接口的PHY环回与实数据吞吐验证以太网测试最常见的方案是让控制器的PHY工作在环回模式下由测试软件发包并校验。PHY环回模式的好处是无需连接外部设备测试夹具只需把网络变压器的差分线引到测试连接器即可。具体操作时先通过MDIO接口配置PHY寄存器将PHY切换到Internal Loopback模式然后从主控的MAC层发起TCP/IP或RAW Ethernet包逐个校验每个包是否都正确返回。这种测试能同时验证主控MAC、MDIO配置、PHY芯片、网络变压器和RJ45连接器整条链路。我曾经遇到一批板卡环回测试时偶发丢包排查后发现是网络变压器的中心抽头对地电容贴错容值导致差分信号回波损耗变大这种问题如果不做数据包验证仅拿万用表测量网口连接器根本测不出来。如果产测环境允许我更建议做一次真实的对端通信测试也就是让控制器作为客户端连接测试工装上的服务端程序双方互相发送带有递增序号的数据包统计丢包率和最大延迟。对于百兆以太网在无干扰环境下丢包率应为0最大延迟应小于10ms。真实验证能覆盖PHY环回模式覆盖不了的电路比如网络变压器在正常收发模式下的共模抑制表现。3.2 CAN和RS485接口现场测量与常见问题定位CAN接口测试重点一个是终端电阻是否焊接正确标准是60Ω或120Ω取决于设计另一个是总线上的差分信号幅值和波特率误差。终端电阻可以用万用表在总线两端测量因为CAN收发器处于隐性状态时总线差分阻抗主要由两个终端电阻并联决定正常应接近60Ω。如果测出来的阻值偏差太大那说明终端电阻漏贴或焊接不良。信号幅值则需要用示波器抓取CAN_H和CAN_L的差分波形在显性位时CAN_H对地的电平应接近3.5VCAN_L接近1.5V差分幅值约2V。如果示波器抓出来的显性幅值明显偏低比如只有1V那很可能是收发器芯片的供电电压被拉低或总线上的共模电感存在不良。RS485接口的测试方法和CAN类似但更关注A/B线差分电压和匹配电阻。RS485在空载状态下A相对B的电压应为负值即逻辑1正常范围在-1.5V至-5V之间。如果A/B之间的偏置电阻贴错可能会导致空载时电平逻辑判断错误。除了电压我还会在RS485总线上做一次环回测试控制器发送一帧数据测试通过RS485转USB模块接收并校验。这个测试即使不做也应该用示波器抓一下A/B线的差分波形确认上升沿是否过缓。RS485线缆较长时上升沿过缓会导致通信误码。3.3 边界扫描与JTAG链的批量化可靠性验证对于BGA封装的主控芯片如果只靠ICT针床测试很多引脚是无法直接接触到的。这时候边界扫描Boundary Scan也就是JTAG测试就派上了用场。通过BSDL文件测试系统可以在不直接接触引脚的情况下对外部存储器件、总线缓冲器、GPIO连接关系做互连测试。在制造测试阶段我会把JTAG测试作为ICT和功能测试之间的桥梁。具体操作上通过JTAG的EXTEST命令在主控引脚上驱动已知数值然后从外部器件或测试回路上回读就能判断引脚之间的连接是否正常。另一个常用指令是SAMPLE可以在系统正常运行时不干扰功能的情况下捕获引脚状态。JTAG测试的一个关键是测试夹具上必须引出完整的JTAG信号TDI、TDO、TCK、TMS、TRST同时注意信号线长度不要过长建议控制在10厘米以内否则高速TCK时钟10MHz以上时信号容易劣化导致测试不稳定。如果控制器板卡支持可以在制造测试时通过JTAG直接读取芯片IDCODE用于核对芯片型号是否与BOM一致这能有效防止贴片环节把主控料贴错。4. 测试程序开发与调试的关键经验测试项设计完之后真正落到产线上执行的是一套自动化的测试程序。程序写得好不好直接影响产出效率也直接影响误判率。这章节我会分享在System Controller制造测试项目里自己积累的一套测试程序开发方法论和调试经验。4.1 测试流程编排与执行时间预算的平衡策略生产节拍是制造测试绕不开的指标。每个工位的测试时间如果超过90秒产线效率就会很难看产线管理者可能直接要求优化甚至砍测试项但这往往会导致覆盖率下降。我的做法是先把所有测试项的执行时间拉一个清单区分哪些是必须串行的哪些可以在等待的同时并行执行。比如DDR老化自检需要30秒电源时序测量需要示波器单次捕获并分析那我会把示波器测量安排在前面等DDR自检跑完时其他测量数据也已经分析完成整体时间只取两者中的较大值而不是简单相加。通过这种方式我通常能把本来需要120秒的测试过程压到70秒到80秒左右。还有一个小技巧是分段重试机制。测试失败之后不要马上判定Fail我建议给通信类测试项设置一次自动重试间隔3秒左右。因为干扰或瞬态抖动可能造成偶发失败自动重试能减少误杀率。但重试次数不能太多最多两次如果两次都失败那就是稳定失效。这个机制适合用在CAN环回、RS485环回这类对电气环境敏感的测试项不太适用于电源短路这种稳定缺陷。4.2 Golden Unit参考样件与黄金批次的概念在测试程序调试阶段准备一块经过充分验证、功能完全正常的Golden Unit黄金样机是必须的。这块样机的作用是校准测试系统的阈值和判定逻辑。比如你在编写CAN通信测试时发现测试程序偶尔报Fail首先要做的事情不是怀疑板子而是把Golden Unit接到夹具上跑20遍测试如果Golden Unit也报Fail说明测试程序本身或夹具存在问题需要先调好程序再测试其他板卡。Golden Unit不需要很多一块到两块就够但一定要妥善保存不能用它来做破坏性测试。调试阶段我还发现一个项目中的常见问题很多工程师会拿第一块手工焊接的样板来做Golden Unit但手工焊的样板和产线回流焊出来的板卡电气特性可能会存在细微差异比如某些引脚的阻抗、信号边沿速率就不太一样。这会导致用样板调出来的测试阈值在产线板卡上显得偏紧或偏松。所以我建议Golden Unit最好从产线试产批次里挑选而不是用手工样板。4.3 测试夹具的维护保养与日常校验测试夹具是制造测试中最容易忽略的设备但它长时间高频率使用后探针会磨损、氧化接触电阻会上升导致测试误判。我在项目里养成了一个习惯就是每天产线开工之前用一块标准的校准板Calibration Board跑一遍所有测试项如果某个测试项的margin出现了明显变化比如从之前的80%降低到50%那就要重点检查对应的探针和线缆。针床夹具的探针一般建议每10万次动作后更换一批但我见过不少产线连续跑了几年都没换过探针这种情况下误判率会高得吓人。关于探针的选择我建议测试点较多的板卡使用头部带尖头的探针接触更可靠对于电源测试点则需要使用电流能力更大的探针比如额定电流3A以上否则测试大电流时会因为探针压降导致电压读数偏低。还有一个小细节是测试夹具的接地夹具的金属框架必须可靠连接到测试系统的保护地否则在测ESD或浪涌项目时可能产生测试安全隐患。5. 遇到过的疑难故障与排查思路实录最后这部分我把这些年实际遇到过的几类疑难故障整理出来这些案例都不是教材上常见的那种标准答案但非常贴近产线的真实场景。每一个案例背后都有一套排查思路希望能给你带来启发。5.1 LGA封装存储颗粒虚焊导致间歇性读写失败某款控制器的eMMC采用的是LGA封装产测初期偶发出现存储读写测试失败的Fail但把板子取下来重新压一下测试夹具或者用手按压eMMC位置再测就通过了。这种按压通过的现象基本锁定是虚焊。但奇怪的是把板子拿到X-RAY下检查并没有看到明显的桥连或空洞。后来我们怀疑是LGA焊盘和PCB焊盘之间的共面性问题在钢网厚度和锡膏量上做了调整增加锡膏厚度以后该问题的Fail率从5%降到了0.3%左右。这个案例给我的教训是对于LGA封装存储器件光靠X-RAY抽样还不够产测中必须安排温度循环或振动测试来激发潜在的不良交接界面。5.2 电源上电瞬间电压跌落触发的异常复位有一批控制器在整机测试时偶尔会出现开机后外设初始化失败。排查时发现复位信号在系统启动瞬间存在一个毛刺。用示波器抓取复位引脚波形能看到在上电后约200ms时出现一个短暂的跌落虽然幅度不大、持续时间只有几十微秒但恰好超过了复位芯片的阈值导致主控重启。根本原因是外部负载比如LCD背光或继电器启动瞬间电源输入被拉低而复位芯片的供电脚和主控的供电脚没有足够多的去耦电容进行隔离。解决方案是在复位芯片电源脚附近增加了一个100μF的电解电容和一个0.1μF的陶瓷电容同时调整了继电器驱动软件中的启动时序让继电器延时100ms再吸合。这个问题如果不在产测阶段抓出来卖到客户现场就是批量事故。5.3 通信接口偶发误码最后查到晶振频偏超标某个项目用的控制器自带CAN接口产测时CAN环回测试偶发出现帧错误但概率很低大概几十片才出现一片。排查传统思路会先怀疑收发芯片、终端电阻和线缆屏蔽但这些都没问题。最后用频率计精确测量了MCU主晶振的频率发现频率比标称值偏高约250ppm超出CAN控制器允许的波特率容差范围。原因是晶振的负载电容匹配不合适导致振荡频率偏差。这个例子说明低速接口问题不一定只在低速物理层查如果MCU的系统时钟本身就偏了所有基于该时钟的外设通信都会受影响。我个人的经验是制造测试最值钱的部分不在于测试本身而在于通过测试数据反向推动设计改善。每次产测发现新的不良模式我都会把相应的测试项固化到测试序列里把这次的教训变成下次的拦截能力。产测是一个持续迭代的过程这套流程跑顺之后控制器的交付质量会有质的提升。