物理层 2-尧图网络科技

差分信号(Differential Signal)

一、核心定义

差分信号是用两条走线（PPP正相、NNN反相）传输一对幅值相等、相位完全相反的电信号，接收端只识别两条线的电压差值Vdiff=VP−VNV_{diff}=V_P-V_NVdiff=VP−VN来判断逻辑，而非单根线对地电压；与之对比，普通单端信号是以GND地为参考、单根线电压高低判逻辑。

典型电压特征

假设单端参考地电平0V：

发送端：VP=+VV_P=+VVP=+V、VN=−VV_N=-VVN=−V，差值Vdiff=2VV_{diff}=2VVdiff=2V；
外界干扰通常会同时耦合到PPP、NNN两条线，VPV_PVP、VNV_NVN同步抬升/降低，差值几乎不变，抗干扰能力极强。

二、为什么差分信号抗干扰远强于单端？

1. 共模干扰天然抵消（最大优势）

工业环境、线缆、PCB走线会产生共模噪声（两条线同时收到相同干扰电压）：
接收端计算差值时：(VP+Noise)−(VN+Noise)=VP−VN(V_P+Noise)-(V_N+Noise)=V_P-V_N(VP+Noise)−(VN+Noise)=VP−VN，噪声直接被抵消；
单端信号噪声叠加在对地电压上，会直接被误判成有效信号，极易出错。

2. 天然抑制地环路噪声

单端信号依赖收发两端GND电位一致，两地电位差会直接变成信号误差；
差分只看两线差值，不依赖本地地电位，远距离传输、多设备互联优势巨大。

3. 电磁辐射更低

PPP、NNN电流大小相等方向相反，两者磁场大部分相互抵消，EMI电磁辐射显著小于单端信号，满足高速接口EMC合规要求。

三、工程常用差分信号接口实例

高速/工业场景几乎全覆盖：

板内：DDR差分时钟、PCIe差分TX/RX、USB3.0、SATA、MIPI DSI/CSI（你之前海思显示驱动用到的就是MIPI差分屏信号）
线缆传输：RS485、CAN总线、LVDS、HDMI/DP差分链路、以太网差分PHY
低速对比：RS232是单端，抗干扰差距离短；RS485差分可千米级工业传输。

四、PCB布线关键规则（实操必看，踩坑必翻车）

等长（Length Matching）：PPP、NNN走线长度误差严格控制（高速接口通常±5mil内），保证相位相反同步到达，一旦错位差分抵消效果失效；
等距耦合：两条线全程平行、间距固定，维持固定差分阻抗（常用100Ω差分阻抗，如PCIe、USB）；
紧密耦合、避免分叉：不要中途分开绕线、不要在两条线之间穿插其他信号线；
阻抗控制：差分阻抗由线宽、线距、板材介电常数、层叠结构共同决定，必须提前做阻抗计算；
远离干扰源：避开开关电源、大功率MOS、晶振这类强噪声区域。

2 PCIe 交流耦合(AC Coupling)

一、核心概念

PCIe 的每条发送通道（Tx）必须串联一颗隔直电容（交流耦合电容），这就是PCIe交流耦合设计；接收端（Rx）不串电容，依靠这颗电容实现只传递高速交流差分信号、阻断直流分量，是PCIe物理层强制规范。
PCIe每一组差分收发（Tx_P/Tx_N）各自独立串一颗耦合电容，也就是一对差分线用两颗独立电容，不是共用一颗。

直流隔断 + 交流通过的原理

电容特性：通高频交流信号、阻隔直流电压；
发送端芯片内部有固定直流偏置电平，接收端也有专属直流偏置网络；
耦合电容把两端直流偏置互相隔离，只让高速差分跳变信号（交流分量）跨链路传输，避免两端DC电位互相干扰、损坏IO。

二、关键参数规范（PCIe标准硬性要求）

电容容值

主流通用取值：100nF（0.1μF）

PCIe 1.x/2.x/3.x/4.x/5.x 主流均推荐 0.1μF；
容值不能太小：低频分量衰减过大、信号基线漂移；容值太大：封装寄生电感变大，高频插损恶化。

Tx_P、Tx_N两颗耦合电容必须同批次、同容值、同封装，保证两条差分链路阻抗/相位一致性，破坏匹配会直接恶化差分信号质量。

为什么PCIe强制交流耦合？三大核心作用

隔离两端直流偏置电位
主机SoC（如你之前海思平台）和独显PCIe设备的IO供电域、直流共模电压可能不同，隔直电容杜绝直流电位互相拉扯，防止IO过压烧毁。
支持热插拔安全保护
热插拔瞬间会产生直流浪涌电压，耦合电容阻断直流浪涌，保护收发芯片不被插拔冲击损坏，是PCIe热插拔特性的物理层基础。
抑制共模直流偏移
只传输差分交流信号，隔绝两端地电位差带来的直流共模干扰，配合差分架构进一步提升高速链路抗干扰能力。