RK3568工业485通信：内核驱动适配与设备树配置实战-尧图网络科技

1. 项目概述：当RK35XX遇上工业485

最近在搞一个工业边缘计算的项目，主控用的是瑞芯微的RK35XX系列芯片，具体型号是RK3568。项目里需要接好几路传感器和执行器，通信方式清一色都是RS-485。这本来是个挺常见的需求，但真动起手来才发现，事情没那么简单。市面上很多基于RK35XX的开发板，默认的Linux系统镜像往往只开启了常用的UART（比如调试串口UART2），对于需要用作485通信的串口，内核驱动层面要么没配，要么配置得不完整，直接拿来用要么识别不到设备，要么无法稳定进行半双工收发。

所以，这个“在内核层适配485驱动”的活儿，就成了项目推进的关键一步。它不仅仅是打开一个内核配置选项那么简单，而是涉及到了从芯片引脚复用、设备树（Device Tree）配置、内核驱动选项，到最终用户空间测试的一整套流程。说白了，就是要告诉内核：“嘿，咱们板子上这个串口控制器（比如UART3），它现在不是普通的全双工串口了，它连接了一个485收发芯片，需要按照485的半双工规则来玩，收发切换的GPIO是哪一个，你得管起来。”

这个过程对于嵌入式Linux开发者来说，算是基本功，但里面细节不少，一不留神就会踩坑。比如，设备树里引脚配置错了导致无法收发，驱动编译选项没选对导致缺少485控制接口，或者用户空间的串口配置没设对，都会让通信失败。接下来，我就结合这次在RK3568上的实操，把内核层适配485驱动的完整思路、步骤和避坑点详细拆解一遍。

2. 核心需求与方案选型解析

2.1 为什么一定要在内核层适配？

首先得搞清楚，为什么我们不直接在应用程序里用GPIO控制收发切换，而非要折腾内核驱动？这里主要有两个核心考量：实时性和可靠性。

485通信是半双工的，同一时刻，总线只能处于发送（TX）或接收（RX）一种状态。这需要一个控制信号（通常是一个GPIO）来切换外部485收发芯片的方向。发送数据前，要将总线切换到发送模式；发送完毕后，必须立即切换回接收模式，以监听总线上的数据。

如果这个切换动作由用户空间的应用程序来控制，问题就来了。Linux是分时操作系统，应用程序的调度存在不确定性。即便你写完数据后立刻调用GPIO设置函数，从系统调用陷入内核、调度、上下文切换，再到真正操作硬件寄存器，这中间可能有毫秒级的延迟。在高速率（比如115200甚至更高波特率）通信下，这个延迟可能导致数据帧的最后几个字节还没完全发出，方向就被切回了接收模式，造成数据损坏。更糟糕的是，如果切换慢了，总线处于发送状态时间过长，还会影响其他节点的接收。

因此，最可靠的做法是将收发方向的控制权交给内核串口驱动。驱动在硬件层面操作：当串口发送FIFO（先进先出缓冲区）为空、最后一个字节的停止位发出后，由硬件产生一个中断或通过DMA（直接内存访问）完成回调，驱动在这个时刻立刻切换GPIO，延迟是微秒级的，保证了时序的精确性。

2.2 RK35XX的串口与GPIO资源分析

RK35XX系列（如RK3568）的串口控制器通常是16550兼容的，功能强大。以RK3568为例，它有多达9个UART控制器（UART0-UART8）。UART2通常预留给调试终端（Serial Console），所以我们一般会选择其他UART，比如UART3、UART4等作为功能串口。

适配485的关键在于，为选定的UART找到一个可用的、且硬件连接正确的GPIO引脚作为方向控制脚（通常命名为RTS或DE/RE）。在原理图上，这个GPIO会连接到485收发芯片（如SP3485、MAX3485）的DE（驱动器使能）和/或RE（接收器使能）引脚。有些收发芯片DE和RE接在一起用一个GPIO控制，有些则分开控制。

在适配前，必须做两件事：

核对原理图：确认用于485通信的UART引脚（TX、RX）以及控制GPIO的具体网络标号。
查阅芯片手册：找到该GPIO对应的内部IO控制器和引脚编号。例如，RK3568的GPIO分为多个Bank（GPIO0-GPIO4），需要记录类似GPIO3_B1这样的信息，它对应的是Bank3的第9个引脚（B组第1个）。

2.3 内核驱动方案选择

Linux内核中，RS-485的支持主要通过串口驱动的rs485属性来实现。这需要内核配置满足以下条件：

串口驱动支持RS485：RK35XX的串口驱动（drivers/tty/serial/8250/8250_dw.c或 Rockchip定制的drivers/tty/serial/8250/8250_rockchip.c）必须编译了RS485支持。这通常由内核配置项CONFIG_SERIAL_8250_RS485控制。
GPIO控制支持：方向控制需要通过GPIO子系统实现，确保内核支持GPIO（CONFIG_GPIOLIB）是必须的。

我们的适配工作，就是确保这些条件在自家板子的内核中都已满足，并通过设备树正确描述硬件连接。

3. 设备树（DTS）配置详解

设备树是告诉内核硬件布局的“地图”。适配485，主要修改在对应UART的节点上。

3.1 定位与修改设备树源文件

首先，找到你的内核源码中对应板子的设备树源文件（.dts或.dtsi）。路径通常在arch/arm64/boot/dts/rockchip/下。例如，对于RK3568，可能是rk3568-evb.dtsi或你自己板级的.dts文件。

在文件中找到你想要配置为485的UART节点。例如，配置UART3：

&uart3 { status = "okay"; pinctrl-names = "default"; pinctrl-0 = <&uart3m0_xfer &uart3m0_ctsn &uart3m0_rtsn>; rs485-rts-active-low; rs485-rts-delay = <1 100>; // 单位：毫秒 linux,rs485-enabled-at-boot-time; rts-gpios = <&gpio3 RK_PB1 GPIO_ACTIVE_LOW>; // 关键！指定控制GPIO };

3.2 关键属性逐行解析

status = “okay”;：启用该UART控制器。
pinctrl-0 = <&uart3m0_xfer &uart3m0_ctsn &uart3m0_rtsn>;：引脚控制配置。这里不仅包含了TX/RX（uart3m0_xfer），还包含了CTS和RTS引脚。注意：即使我们不使用硬件流控，也需要将RTS引脚对应的pinctrl包含进来，因为内核的485功能会复用RTS引脚作为方向控制。m0表示引脚复用选项0，具体定义需要查看pinctrl节点。
rs485-rts-active-low;：这是一个布尔属性，表示RTS信号低电平有效。对于大多数485收发芯片，当DE/RE引脚为低电平时处于接收模式，高电平时为发送模式。如果此属性存在，则逻辑反转。务必根据你的收发芯片手册确定。如果芯片是高电平发送，则不需要设置此属性（即默认高电平有效）。
rs485-rts-delay = <1 100>;：这是两个时间值，单位毫秒。第一个值（1）是发送前延迟，即从切换RTS到开始发送第一个字节的间隔；第二个值（100）是发送后延迟，即发送完最后一个字节后，保持发送状态的时长，之后再切换回接收。这是极易出错的地方！对于标准的485通信，通常不需要前延迟（设为0或1），后延迟需要根据收发芯片的切换时间和总线物理长度微调，一般1-2个字节时间足够。100ms显然太大了，会导致总线长时间占用。推荐值：<0 2>或<1 2>。
linux,rs485-enabled-at-boot-time;：让内核在启动时就初始化该串口为485模式。如果不设置，启动时可能是普通串口模式。
rts-gpios = <&gpio3 RK_PB1 GPIO_ACTIVE_LOW>;：最核心的属性。指定用于485方向控制的GPIO。
- &gpio3：指向GPIO控制器节点。
- RK_PB1：Rockchip定义的宏，对应GPIO3的B1引脚（即GPIO3_PB1）。你需要根据原理图修改为正确的引脚。
- GPIO_ACTIVE_LOW：指定有效电平为低。此处的“有效”指的是“激活发送状态”。如果设置了前面的rs485-rts-active-low，那么这里GPIO_ACTIVE_LOW意味着“当GPIO输出低电平时，激活发送模式”。这需要和硬件逻辑一致。这是一个常见的混淆点，后面在避坑部分会详细说。

3.3 引脚复用（Pinctrl）配置检查

确保在pinctrl节点中，uart3m0_rtsn这个配置项正确地将对应的引脚复用为GPIO功能，并且是输出模式。通常它在rk3568-pinctrl.dtsi这类文件中定义，一般不需要改动，但必须确认其存在且指向的引脚号正确。

4. 内核配置与编译

设备树改好后，需要确保内核支持相关功能。

4.1 内核菜单配置

进入内核源码目录，使用make menuconfig（或你喜欢的图形配置工具）：

确保CONFIG_SERIAL_8250_RS485=y（或=m）。路径通常在Device Drivers -> Character devices -> Serial drivers -> 8250/16550 and compatible serial support -> Support for RS485。
确保CONFIG_GPIOLIB=y（这个基本默认就是开启的）。
检查Rockchip串口驱动是否编译。通常是CONFIG_SERIAL_8250_DW=y和CONFIG_SERIAL_8250_ROCKCHIP=y。

4.2 编译与更新

编译内核：make ARCH=arm64 CROSS_COMPILE=aarch64-linux-gnu- -j$(nproc)。
编译设备树：make ARCH=arm64 CROSS_COMPILE=aarch64-linux-gnu- dtbs。会生成对应的.dtb文件。
更新到板子：将编译好的内核镜像（如Image）和设备树二进制文件（如rk3568-evb.dtb）拷贝到板子的启动分区（如通过TF卡、网络TFTP或直接覆盖eMMC），并重启板子。

5. 用户空间测试与验证

内核启动后，可以通过sysfs和串口工具来验证配置是否生效。

5.1 检查sysfs属性

登录到板子的Linux终端，查看对应串口设备的sysfs节点：

# 假设UART3在系统里是ttyS2（具体名称可能因内核版本而异，可用 dmesg | grep tty 查看） ls -l /sys/class/tty/ttyS2/device/of_node/ cat /sys/class/tty/ttyS2/device/of_node/rs485-rts-active-low cat /sys/class/tty/ttyS2/device/of_node/rs485-rts-delay cat /sys/class/tty/ttyS2/device/of_node/rts-gpios

如果这些文件存在且内容与你设备树中配置的一致，说明内核已经正确识别了485属性。

5.2 使用stty和测试程序

查看串口当前设置：
```
stty -F /dev/ttyS2 -a | grep -i 485
```
如果驱动支持，这里应该会显示与485相关的标志位。

配置串口参数并测试：我们不能用简单的echo或cat测试485，因为方向控制是内核驱动的。需要编写或使用支持485的小程序。这里提供一个简单的C语言测试思路：

#include <stdio.h> #include <fcntl.h> #include <termios.h> #include <unistd.h> #include <string.h> int main() { int fd = open(“/dev/ttyS2”, O_RDWR | O_NOCTTY); if (fd < 0) { perror(“open”); return -1; } struct termios options; tcgetattr(fd, &options); cfsetispeed(&options, B115200); // 设置波特率 cfsetospeed(&options, B115200); options.c_cflag &= ~PARENB; // 无校验 options.c_cflag &= ~CSTOPB; // 1位停止位 options.c_cflag &= ~CSIZE; options.c_cflag |= CS8; // 8数据位 options.c_cflag &= ~CRTSCTS; // 禁用硬件流控（重要！） options.c_cflag |= CREAD | CLOCAL; // 启用接收，忽略调制解调器状态 options.c_iflag = 0; options.c_oflag = 0; options.c_lflag = 0; // 非规范模式 tcsetattr(fd, TCSANOW, &options); // 测试发送 char *msg = “Hello RS485!\n”; int n = write(fd, msg, strlen(msg)); printf(“Sent %d bytes\n”, n); // 注意：由于是半双工，发送后驱动会自动切换回接收。 // 这里可以加入一小段延时，然后尝试读取（如果有回环或另一节点回应） usleep(100000); // 100ms延时 char buf[256]; n = read(fd, buf, sizeof(buf)); if (n > 0) { buf[n] = ‘\0’; printf(“Received: %s”, buf); } close(fd); return 0; }

编译后运行。同时，你可以用逻辑分析仪或示波器连接到485总线的A/B线上，观察发送数据时方向控制GPIO的电平变化是否与数据同步，以及发送结束后是否及时切换。

6. 常见问题与深度排查指南

6.1 问题：发送数据时，方向控制GPIO没有变化

可能原因1：设备树配置错误。
- 检查：确认rts-gpios属性指向的GPIO号绝对正确。使用cat /sys/kernel/debug/gpio命令查看所有GPIO状态，在发送数据时观察对应GPIO的value是否变化。
- 检查：确认pinctrl-0包含了RTS引脚的控制项（如&uart3m0_rtsn）。
可能原因2：有效电平逻辑混乱。
- 情景分析：假设你的485芯片是DE高电平发送。
  - 情况A：设备树设置了rs485-rts-active-low和rts-gpios = <… GPIO_ACTIVE_LOW>。这意味着：驱动认为“低电平有效”。当发送时，驱动会将该GPIO置为低电平。但你的硬件是高电平发送，因此矛盾，GPIO可能被驱动拉低，导致无法发送。
  - 情况B：设备树未设置rs485-rts-active-low，但rts-gpios设置了GPIO_ACTIVE_LOW。这意味着：默认高电平有效，但指定了GPIO低电平有效。逻辑冲突。
- 解决方案：根据硬件确定唯一配置。对于“高电平发送”的芯片：
  - 删除rs485-rts-active-low属性。
  - 设置rts-gpios = <… GPIO_ACTIVE_HIGH>。
  - 这样，发送时GPIO输出高电平，符合硬件要求。

6.2 问题：能发送，但接收不到数据，或数据错乱

可能原因1：收发切换时序问题。
- 检查：rs485-rts-delay设置是否合理。发送后延迟过大，会导致本节点发送结束后迟迟不释放总线（GPIO仍处于发送状态），阻塞其他节点发送。建议先设置为<0 1>或<0 2>进行测试。
- 检查：发送前延迟如果设置过大，可能导致数据帧开头丢失。通常设为0。
可能原因2：总线终端电阻和偏置电阻。
- 这不是驱动问题，但直接影响通信。确保在485总线的两端（最远两个节点）各接一个120欧姆的终端电阻，以消除信号反射。在总线空闲时，通过偏置电阻（通常一个上拉一个下拉）让A-B线之间有一个稳定的差分电压（例如>200mV），确保处于确定的空闲（逻辑1）状态，避免噪声误触发。
可能原因3：用户空间串口配置错误。
- 检查：是否用stty或代码禁用了硬件流控（-crtscts）。485模式下必须禁用硬件流控。
- 检查：波特率、数据位、停止位、校验位是否与通信对端严格一致。

6.3 问题：内核启动时找不到串口或提示配置错误

检查dmesg日志：dmesg | grep -E “uart|485|ttyS”。重点关注是否有引脚复用冲突的错误（pinctrl），或GPIO申请失败的错误。
确认驱动加载：lsmod | grep 8250查看串口驱动模块是否加载。如果是内置驱动，检查内核编译配置。

6.4 高级调试：使用逻辑分析仪

当软件排查困难时，硬件工具是最直接的。用逻辑分析仪同时抓取：

串口TXD引脚（CPU端）。
485方向控制GPIO。
485总线A、B线差分信号（或其中一线对地）。对比波形，你可以清晰看到：

GPIO是否在TXD数据开始前变高（或变低，取决于有效电平）。
GPIO在TXD数据停止位结束后多久切换。
总线上的差分信号是否完整，与TXD数据是否一致。这能最直观地验证内核驱动的工作时序是否正确。

7. 性能优化与生产环境建议

7.1 调整内核驱动参数以降低延迟

对于高波特率或实时性要求极高的场景，可以尝试调整内核参数：

减小串口FIFO触发阈值：通过修改驱动代码或设备树属性（如果支持），降低发送FIFO的触发中断阈值，让驱动更早地开始处理发送完成中断，从而可能减少发送后切换的延迟。但这需要深入研究具体驱动实现，一般不建议改动。
使用DMA模式：如果串口支持DMA，启用DMA传输可以减少CPU中断负载，但DMA完成回调的时机也需要关注，确保方向切换在DMA传输完成后立即进行。RK35XX的UART通常支持DMA，需要在设备树中配置dmas和dma-names属性。

7.2 用户空间编程最佳实践

打开设备时使用O_RDWR：485设备必须同时以读写模式打开。
彻底禁用流控：在termios设置中，明确清除CRTSCTS、IXON、IXOFF等所有流控标志。
处理读写竞争：在复杂的多线程应用中，要避免在驱动自动切换方向的瞬间进行读写操作。虽然驱动内部有锁，但应用层设计清晰的“发送-等待-接收”状态机仍是好习惯。
错误处理：检查write()和read()的返回值，并处理EIO、EAGAIN等错误，这些可能和总线冲突或物理层故障有关。

7.3 设备树配置的版本管理

将485配置固化在板级设备树文件（.dts）中，并纳入版本控制系统。对于不同批次的硬件（如果GPIO引脚有调整），可以通过设备树覆盖（Device Tree Overlay）或在启动脚本中根据硬件版本加载不同的DTB文件来实现灵活配置，避免为每一个小改动都重新编译内核。

这次为RK3568适配485驱动的过程，让我再次体会到嵌入式Linux开发中“细节决定成败”的道理。一个简单的功能，背后是芯片手册、设备树、内核驱动和硬件原理的紧密耦合。最深的体会是，逻辑分析仪是调试通信问题无可替代的利器，它能把软件指令和硬件电平的变化在时间轴上精确对齐，任何时序问题都无处遁形。另外，关于rs485-rts-active-low和GPIO_ACTIVE_LOW/HIGH的组合，一定要画一个真值表，结合硬件原理图反复核对，这是避免方向控制逻辑错误最有效的方法。