1. I2C目标模式下的陈旧数据问题：为什么需要刷新Tx FIFO？

在嵌入式系统开发中，I2C（Inter-Integrated Circuit）总线因其简洁的两线制（SDA和SCL）和主从架构，成为了连接传感器、EEPROM、RTC等外设的首选协议。当你将微控制器配置为I2C目标（Target，常被称为从设备）时，一个看似微小但影响深远的细节常常被忽视：发送FIFO（Tx FIFO）中可能残留的陈旧数据。

想象一下这个场景：你的设备作为目标，刚刚完成了一次数据发送。控制器（主设备）读取了数据后，发送了STOP信号结束了本次通信。然而，由于发送节奏、中断处理延迟或软件流程设计，你的目标设备Tx FIFO里可能还“躺着”几个没来得及发送出去的字节。当控制器下一次发起读请求时，如果这些旧数据没有被清除，它们就会被当作新数据发送出去。这直接导致了数据错乱——控制器读到的不是你准备好的最新传感器数值，而是上一次通信的“历史遗迹”。在诸如工业控制、医疗设备或高精度测量等对数据一致性要求极高的场景中，这种错误是灾难性的。

因此，陈旧数据刷新不是一个可选项，而是构建鲁棒性I2C目标设备固件的必备机制。它确保了每一次通信的“纯净”，即目标设备响应的数据，一定是本次通信周期内软件明确准备的数据，而非上一次通信的残留。

2. 硬件机制深度解析：状态位、控制位与时钟拉伸

为了解决上述问题，现代高性能的I2C外设（如TI MSPM0系列中的I2C模块）在硬件层面提供了精细化的管理机制。理解这些寄存器位是正确运用该功能的关键。

2.1 核心状态位：SSR.STALE_TXFIFO

SSR.STALE_TXFIFO是一个状态标志位。它的逻辑非常直接：

• 置1（Stale）：表示I2C目标模块的Tx FIFO中存在陈旧数据。这些数据是上一次通信帧（由STOP、Re-START或超时事件标志结束）后残留的。
• 清零（Fresh）：表示Tx FIFO中的数据是“新鲜”的，即在上一次通信帧结束后，FIFO被清空过，或者新写入的数据覆盖了所有旧数据。

这个位是软件决策的“眼睛”。在决定是否要刷新FIFO之前，首先需要查询这个位。

2.2 核心控制位：SCTR.TXWAIT_STALE_TXFIFO

这是整个机制的逻辑开关。SCTR.TXWAIT_STALE_TXFIFO控制位决定了目标模块的状态机（FSM）如何判断“FIFO为空”这个条件。

• 禁用（0）：标准逻辑。仅当Tx FIFO物理上为空（TXFIFOCNT == 0）时，FSM才认为FIFO为空。
• 启用（1）：扩展逻辑。当Tx FIFO物理上为空或SSR.STALE_TXFIFO标志为1（即存在陈旧数据）时，FSM就认为FIFO为空。

这个“或”逻辑是巧妙之处。启用后，一旦上一帧结束产生了陈旧数据标志，即使FIFO里实际有数据，FSM也会立即进入“空”状态。这会导致一个关键行为：当控制器下次发起读请求时，目标设备会因为“FIFO为空”而无法立即提供数据，从而触发时钟拉伸（Clock Stretching）——目标设备将SCL线拉低，暂停总线时钟，为自己争取准备数据的时间。

2.3 中断触发控制：SCTR.TXEMPTY_ON_TREQ

时钟拉伸发生后，如何通知CPU来救场？这就需要SCTR.TXEMPTY_ON_TREQ控制位。

• 标准行为：RIS.STXEMPTY中断仅在Tx FIFO物理为空且目标处于发送状态时触发。
• 启用TXEMPTY_ON_TREQ（1）：RIS.STXEMPTY中断的含义被扩展。它不仅在FIFO物理为空时触发，还会在发生“传输请求”（TREQ）条件时触发。TREQ条件就是指：目标设备被寻址为发送器，但因FIFO空（或在TXWAIT_STALE_TXFIFO启用下的逻辑空）而正在进行时钟拉伸，等待数据。

简单说，启用此位后，时钟拉伸事件本身会立即产生一个STXEMPTY中断，相当于硬件在喊：“CPU快醒醒，总线被我暂停了，赶紧来处理FIFO！”

2.4 刷新操作：SFIFOCTL.TXFLUSH

这是最终的清理动作。SFIFOCTL.TXFLUSH是一个写1清零（或写特定值触发）的控制位。向该位写入刷新命令后，硬件会：

1. 立即清空目标Tx FIFO中的所有数据。
2. 自动将SSR.STALE_TXFIFO状态位清零。 这是一个原子性的操作，确保了状态与数据的一致性。

注意：刷新FIFO是一个破坏性操作，会丢失其中所有数据。因此，执行此操作的前提是你确认这些数据是陈旧且无效的，或者你已另有安排（例如，在中断服务程序中准备全新的数据帧）。

3. 陈旧数据刷新标准操作流程与实战代码分析

理解了各个寄存器位的作用后，我们将它们串联起来，形成一套完整的、由硬件辅助的陈旧数据管理流程。以下是基于典型中断驱动模式的推荐操作序列。

3.1 初始化配置

在目标设备初始化阶段，除了配置地址、时钟等基本参数，需要提前设置好陈旧数据管理相关的控制位。

// 假设 I2C0 为目标设备 void I2C_Target_Init(void) { // 1. 配置GPIO为I2C功能，启用上拉电阻（略） // 2. 复位并使能I2C外设（略） // 3. 配置目标地址 (I2C0->SOAR) // 4. 配置FIFO触发阈值 (I2C0->SFIFOCTL.RXTRIG/TXTRIG) // 5. 【关键】启用陈旧数据等待和TREQ中断功能 I2C0->SCTR |= (I2C_SCTR_TXWAIT_STALE_TXFIFO_MASK | // 启用逻辑空判断 I2C_SCTR_TXEMPTY_ON_TREQ_MASK); // STXEMPTY中断响应TREQ条件 // 6. 使能所需中断：STXEMPTY, SSTOP 等 I2C0->CPU_INT.IMASK |= (I2C_IMASK_STXEMPTY_MASK | I2C_IMASK_SSTOP_MASK); // 7. 激活目标模式 I2C0->SCTR |= I2C_SCTR_ACTIVE_MASK; }

配置解析：

• 同时启用TXWAIT_STALE_TXFIFO和TXEMPTY_ON_TREQ是标准做法。前者让硬件在陈旧数据存在时主动进入“等待数据”状态并拉伸时钟；后者确保时钟拉伸能及时触发中断通知CPU。
• 使能SSTOP中断是为了在通信正常结束时，有机会重置软件状态或准备下一次数据。

3.2 中断服务程序（ISR）中的处理流程

当控制器发起读请求，且目标Tx FIFO处于“逻辑空”状态时，将触发STXEMPTY中断。以下是ISR内的核心处理逻辑。

void I2C0_Target_IRQHandler(void) { uint32_t ris = I2C0->RIS; // 读取原始中断状态 // 处理STXEMPTY中断（可能由TREQ或物理空触发） if (ris & I2C_RIS_STXEMPTY_MASK) { // 1. 检查是否为陈旧数据导致的中断（即TREQ条件） if (I2C0->SSR & I2C_SSR_STALE_TXFIFO_MASK) { // 2. 确认是陈旧数据，执行刷新操作 I2C0->SFIFOCTL = I2C_SFIFOCTL_TXFLUSH_MASK; // 写1清空Tx FIFO并清除陈旧标志 // 3. 刷新后，立即准备本次请求需要发送的新数据 // 例如，从传感器读取最新值，或从发送缓冲区加载数据 Prepare_New_Tx_Data(); // 4. 将新数据写入Tx FIFO for(int i = 0; i < new_data_count; i++) { while(I2C0->SFIFOSR & I2C_SFIFOSR_TXFIFOFULL_MASK); // 等待FIFO非满 I2C0->STXDATA = new_data_buffer[i]; } } else { // 如果不是陈旧数据标志，说明是正常的FIFO物理空中断 // 这可能发生在连续发送多字节数据，中间FIFO被掏空时。 // 此处应继续填充数据到Tx FIFO，以防止通信中断。 Refill_Tx_FIFO(); } // 清除STXEMPTY中断标志 I2C0->ICR = I2C_ICR_STXEMPTY_MASK; } // 处��SSTOP中断 if (ris & I2C_RIS_SSTOP_MASK) { // 一次通信帧结束。可以在此处进行一些清理或状态重置。 // 例如，重置软件的数据包指针，或为下一次通信做准备。 Handle_Stop_Condition(); I2C0->ICR = I2C_ICR_SSTOP_MASK; } }

流程拆解与要点：

1. 中断触发：控制器寻址本设备进行读操作，由于TXWAIT_STALE_TXFIFO启用且存在陈旧数据，目标FSM立即进入“空”状态，拉伸SCL，并触发STXEMPTY中断。
2. 状态判断：ISR首先读取SSR.STALE_TXFIFO。这是关键一步，用于区分中断是由“陈旧数据导致的TREQ”还是“正常发送过程中的FIFO物理空”引起的。两者的处理策略不同。
3. 数据刷新与准备：如果确认是陈旧数据，则执行TXFLUSH。务必在刷新后立即准备并写入新的有效数据，因为时钟正处于拉伸状态，控制器在等待。写入新数据后，硬件会自动释放SCL，通信得以继续。
4. 中断清除：处理完成后，必须写ICR寄存器相应位来清除中断标志，否则会持续进入中断。

3.3 不同场景下的行为对比

为了更直观，我们通过一个表格来对比启用与不启用陈旧数据管理机制时，系统行为的差异：

4. FIFO管理进阶：深度、触发阈值与DMA协同

陈旧数据管理是FIFO管理的一环。一个稳健的I2C目标实现，还需要综合考虑FIFO的深度、中断触发阈值以及与DMA的配合。

4.1 FIFO深度与触发阈值的权衡

目标模式的Tx/Rx FIFO深度通常是固定的（例如8字节）。SFIFOCTL寄存器中的TXTRIG和RXTRIG用于设置触发中断的阈值。

• Tx FIFO (TXTRIG)：当Tx FIFO中的数据量小于或等于此阈值时，触发STXFIFOTRG中断。这用于填充FIFO。
  • 设置策略：通常设置为1。这意味着当FIFO完全空（<=1）时请求填充，给予软件最长的响应时间。在高波特率下，如果CPU响应慢，可以适当调高（如设置为2或3），提前请求数据，避免FIFO被掏空导致时钟拉伸。
• Rx FIFO (RXTRIG)：当Rx FIFO中的数据量大于或等于此阈值时，触发SRXFIFOTRG中断。这用于读取FIFO。
  • 设置策略：通常设置为FIFO深度（如8）。这意味着收满一整个FIFO再通知CPU读取，减少中断频率，提高吞吐量。如果对实时性要求高，可以设置更低的阈值（如4），实现更频繁但延迟更低的数据读取。

与陈旧数据机制的关系：STXFIFOTRG中断是预防性的，旨在FIFO变空前补充数据；而由TXEMPTY_ON_TREQ触发的STXEMPTY中断是补救性的，在时钟已经拉伸后才通知。良好的软件设计应主要依赖STXFIFOTRG来平滑发送数据，而将STXEMPTY（陈旧数据场景）视为一种需要特殊处理的异常或初始化状态。

4.2 与DMA的协同工作

对于大数据量传输，使用DMA可以极大解放CPU。I2C目标模式可以产生DMA触发信号。

• Tx DMA：可以将STXFIFOTRG事件连接到DMA通道。当Tx FIFO需要数据时，自动触发DMA将内存中的待发送数据块搬运到STXDATA寄存器。
• Rx DMA：可以将SRXFIFOTRG事件连接到DMA通道。当Rx FIFO达到触发阈值时，自动触发DMA将SRXDATA寄存器中的数据搬运到内存。

启用DMA时的陈旧数据处理： 当使用DMA自动填充Tx FIFO时，陈旧数据问题依然存在。DMA只负责搬运数据，不感知数据是否陈旧。因此，在DMA传输开始前（或每次通信帧结束后），软件仍需负责初始化DMA源地址、数据长度，并确保在必要时刷新FIFO。通常，可以在SSTOP中断服务程序中，重置DMA配置，并检查/清除陈旧数据标志，为下一次DMA传输做好准备。

// 在SSTOP中断中或新一轮通信开始前 if (I2C0->SSR & I2C_SSR_STALE_TXFIFO_MASK) { I2C0->SFIFOCTL = I2C_SFIFOCTL_TXFLUSH_MASK; // 清空陈旧数据 } // 重新配置DMA源地址、传输长度等 Setup_Tx_DMA();

5. 常见问题排查与调试技巧实录

在实际开发中，即使理解了原理，调试I2C通信，特别是目标模式的FIFO和时钟拉伸问题，依然充满挑战。以下是我在项目中积累的一些常见问题与排查思路。

5.1 问题1：通信偶尔失败，逻辑分析仪显示SCL被持续拉低

现象：控制器发送读地址并得到ACK后，SCL线被目标设备拉低，不再释放，通信卡死。

排查思路：

1. 检查STXEMPTY中断服务程序（ISR）：这是最常见的原因。SCL被拉低表明发生了时钟拉伸（TREQ），且STXEMPTY中断被触发，但ISR未能正确响应。
   • 是否进入了ISR？在ISR入口加调试指令（如翻转GPIO）确认。
   • ISR是否清除了中断标志？必须检查并清除I2C0->ICR中的STXEMPTY位。忘记清除会导致中断持续触发，但可能因中断优先级或屏蔽位问题表现为卡死。
   • ISR中是否向Tx FIFO写了数据？时钟拉伸在CPU向STXDATA写入数据后才会释放。确保你的Prepare_New_Tx_Data()函数确实写入了数据，并且没有在等待某个永远不会满足的条件（如错误的FIFO状态判断）。
2. 检查TXEMPTY_ON_TREQ配置：确认SCTR.TXEMPTY_ON_TREQ位已设置为1。如果未设置，即使发生TREQ也不会产生STXEMPTY中断，CPU无从知晓，SCL会被无限拉伸直到总线超时（如果使能了超时功能）。
3. 检查陈旧数据标志处理逻辑：在ISR中，是否错误地判断了SSR.STALE_TXFIFO？如果该位为1，但你的代码误判为0，跳过了数据刷新和填充步骤，也会导致无数据可发，SCL持续拉低。

5.2 问题2：控制器读到的数据是上一帧的旧数据

现象：数据内容错误，但通信时序正常，没有卡死。

排查思路：

1. 确认TXWAIT_STALE_TXFIFO已启用：这是防止发送陈旧数据的第一道防线。如果禁用，硬件不会因陈旧数据而拉伸时钟，会直接发送FIFO内容。
2. 确认STALE_TXFIFO标志在ISR中被正确响应：在STXEMPTYISR中，必须检查该标志。如果为1，必须执行TXFLUSH操作。仅仅写入新数据而不刷新，新旧数据会在FIFO中混合，导致发送顺序错乱。
3. 检查SSTOP中断处理：在SSTOP中断中，是一个清理和重置状态的理想位置。可以考虑在此中断中主动刷新Tx FIFO，以确保每一帧通信的绝对独立。

   void Handle_Stop_Condition() { // 通信结束，主动清空发送FIFO，杜绝任何残留 I2C0->SFIFOCTL = I2C_SFIFOCTL_TXFLUSH_MASK; // 同时重置软件的数据缓冲区索引等状态 tx_buffer_index = 0; }

5.3 问题3：使用DMA时，数据发送混乱或重复

现象：启用了Tx DMA，但发送的数据块错乱，或者同一帧数据被发送了多次。

排查思路：

1. DMA传输与陈旧数据刷新的时序：DMA通常由STXFIFOTRG事件触发。如果在DMA传输开始前存在陈旧数据，且TXWAIT_STALE_TXFIFO启用，则会先触发STXEMPTY中断（TREQ）。你需要确保在STXEMPTYISR中刷新FIFO后，再启动或重新配置DMA。否则DMA可能将新数据追加到陈旧数据之后，或者DMA的传输长度计数未重置。
2. DMA传输完成中断：除了STXEMPTY，还应使能SDMA_DONE_TX中断。在DMA完成传输后，在此中断中检查是否所有数据已发送完毕，并禁用DMA请求，防止在下一帧开始前DMA被错误触发。
3. 双缓冲区策略：对于连续流数据，考虑使用双缓冲区。当DMA正在从缓冲区A发送数据时，CPU准备缓冲区B的数据。在SDMA_DONE_TX中断中，切换DMA源地址到缓冲区B，并重新填充缓冲区A。这需要精细的同步，但能实现无缝数据传输。

5.4 调试技巧：利用状态寄存器与逻辑分析仪

1. 软件监控：在调试阶段，定期打印或通过调试器查看关键寄存器：
   • I2Cx->SSR：关注STALE_TXFIFO,TREQ,RREQ位。
   • I2Cx->SFIFOSR：查看TXFIFOCNT和RXFIFOCNT，了解FIFO实时深度。
   • I2Cx->RIS：查看有哪些中断标志被挂起。
2. 逻辑分析仪/示波器：这是最强大的工具。抓取SDA和SCL波形，可以清晰看到：
   • 地址匹配：确认控制器是否正确寻址到你的设备。
   • 时钟拉伸：SCL线在哪个字节后被拉低，拉低了多久。这直接反映了CPU响应中断和处理数据的延迟。
   • 数据内容：对照你软件准备的数据，逐字节核对发送到总线上的数据是否正确。
   • STOP/RESTART条件：确认通信帧的边界，这有助于判断“上一帧结束”的时机。

处理I2C目标模式的FIFO问题，尤其是涉及时钟拉伸和中断同步时，需要耐心。核心在于理解“硬件状态机如何决策”以及“软件如何及时响应硬件事件”。建立起“状态位查询 -> 逻辑判断 -> 执行操作 -> 清除标志”的严谨中断处理思维，是写出稳定可靠I2C目标驱动的基础。