1. I2C中断机制：从硬件信号到软件响应的完整链路

在嵌入式开发中，尤其是涉及到Tiva™ TM4C129这类高性能微控制器时，与外设的高效通信是项目成败的关键。I2C总线因其简洁的两线制（SDA数据线、SCL时钟线）和主从多设备支持，成为了传感器、EEPROM、实时时钟等外设的首选接口。然而，很多开发者在使用I2C时，往往只停留在调用库函数完成读写操作的层面，一旦通信出现异常，比如从设备无应答、总线仲裁失败或者数据传输卡住，排查起来就异常困难，只能依赖示波器抓波形，效率低下。

问题的核心在于对I2C控制器内部状态机及其中断机制的“黑盒”使用。中断机制是嵌入式系统实现异步、实时响应的灵魂。对于I2C这种有时序要求的通信协议，采用轮询（Polling）方式会大量占用CPU资源，并可能因响应不及时导致通信超时或失败。而中断驱动（Interrupt-Driven）方式则能让CPU在等待I2C事件（如发送完成、接收就绪、发生错误）时去处理其他任务，事件发生时再立即响应，极大地提升了系统效率和实时性。

Tiva™ TM4C129的I2C主控制器提供了一套非常完整且精细的中断管理系统，远不止一个简单的“中断标志位”。它通过四个核心寄存器——中断屏蔽寄存器（I2CMIMR）、原始中断状态寄存器（I2CMRIS）、已屏蔽中断状态寄存器（I2CMMIS）和中断清除寄存器（I2CMICR）——构建了一个从事件发生、信号传递到软件处理、状态清除的完整闭环。理解这套机制，不仅能让你写出更高效、更可靠的驱动程序，更是你从“会用API”迈向“精通外设”的必经之路。当你能够通过读取特定状态位精准定位是“从设备NACK了”还是“FIFO满了”，并通过写入清除位优雅地确认中断时，你才真正掌握了驾驭I2C总线的主动权。

2. 核心寄存器深度解析：四位一体的中断管理体系

Tiva™ TM4C129的I2C主控制器中断逻辑可以看作一个精密的信号处理流水线。一个物理事件（如接收到一个字节）首先在硬件层面被捕获，形成一个“原始中断状态”。但这个信号不会直接冲到CPU去打断它，而是要先经过一道“门卫”的检查，这个“门卫”就是中断屏蔽寄存器。只有被允许（即未被屏蔽）的信号，才能被提升为“已屏蔽中断状态”，并最终触发CPU的中断服务程序。处理完毕后，软件需要明确地“签字确认”，即清除中断状态，告诉硬件这个事件已被处理，可以准备接收下一个事件了。这四个寄存器各司其职，共同构成了这套管理体系。

2.1 中断屏蔽寄存器（I2CMIMR）：中断的“总闸门”

I2CMIMR寄存器是中断信号流的第一个控制点。它的每一位对应着I2CMRIS寄存器中的一个原始中断状态位。你可以把它想象成一系列独立的开关。

• 位[0] IM (Master Interrupt Mask)：这是总开关。当它为0时，即使下方各个具体的中断事件发生了，并且其对应的屏蔽位是开启的，整个主中断信号也不会被传递到中断控制器。通常，在初始化阶段，我们会先关闭总开关（IM=0），配置好所有具体事件的屏蔽位后，再打开总开关（IM=1），以避免配置过程中产生意外中断。
• 位[1] CLKIM (Clock Timeout Interrupt Mask)：时钟低电平超时中断屏蔽。当SCL线被从设备拉低超过I2CMCLKOCNT寄存器设定的时间后，会触发此中断。这在从设备故障或通信异常时非常有用，可以防止主设备被永远挂起。
• 位[4] NACKIM (Address/Data NACK Interrupt Mask)：地址或数据无应答中断屏蔽。这是调试I2C通信失败时最关键的中断之一。如果从设备没有返回应答（ACK）信号，此中断会被触发。开启它，你就能第一时间知道是地址写错了，还是从设备没上电，或是时序不匹配。
• 位[7] ARBLOSTIM (Arbitration Lost Interrupt Mask)：总线仲裁丢失中断屏蔽。在多主机的I2C系统中，如果两个主机同时发起传输，会通过仲裁决定谁继续。丢失仲裁的一方会触发此中断。对于单主机系统，此位可以保持屏蔽。
• 位[8] TXIM / 位[9] RXIM (Transmit/Receive FIFO Request Interrupt Mask)：发送/接收FIFO请求中断屏蔽。这是高效数据搬运的核心。当TX FIFO中的数据量低于预设的触发水平（或为空），需要软件填入更多数据时，会触发TXIM中断。同理，当RX FIFO中的数据量达到预设的触发水平，需要软件读取时，会触发RXIM中断。利用这两个中断配合DMA，可以实现“零CPU占用”的大块数据搬运。
• 位[10] TXFEIM / 位[11] RXFFIM (Transmit FIFO Empty / Receive FIFO Full Interrupt Mask)：发送FIFO空/接收FIFO满中断屏蔽。这两个中断的级别比TXIM/RXIM更高。TXFEIM在发送FIFO完全为空时触发，RXFFIM在接收FIFO完全满时触发。这里有一个非常重要的实践细节：数据手册的Note明确指出，当主设备正在进行接收突发（RX Burst）操作时，应该屏蔽TXFEIM中断（置0）。这是因为在接收过程中，发送FIFO理应是空的，如果此时不屏蔽TXFEIM，可能会产生大量无意义的空FIFO中断，干扰接收流程。应在开始发送FIFO传输前，再取消屏蔽它。

配置策略：通常，在初始化时，我们会根据应用需求有选择地开启中断。例如，一个典型的传感器读取应用，可能会开启NACKIM（用于错误检测）、RXIM（用于接收数据）和TXIM（用于发送地址和命令）。而ARBLOSTIM和CLKIM可能在初始调试阶段开启，稳定后关闭以减少不必要的中断开销。

2.2 原始中断状态寄存器（I2CMRIS）：事件的“原始记录仪”

无论I2CMIMR如何设置，只要硬件上发生了对应的事件，I2CMRIS寄存器中相应的位就会被硬件自动置1。这个寄存器是只读的，它忠实地记录了所有可能的中断事件，不管你是否关心它们。你可以把它看作一个原始的、未经筛选的“事件日志”。

• 位[0] RIS (Master Raw Interrupt Status)：主原始中断状态。这是一个“或”操作的结果。当以下任一情况发生时，此位被置1：1）一次主控传输完成（包括START、地址/数据收发、STOP）；2）在突发（Burst）传输模式下，下一个字节的传输请求产生。注意：即使IM位被屏蔽，只要底层事件发生，RIS位依然会置1。
• 位[4] NACKRIS：当从设备对地址或数据字节回复非应答（NACK）时，此位置1。
• 位[8] TXRIS / 位[9] RXRIS：当TX/RX FIFO达到其预设的触发阈值，需要软件干预时，此位置1。
• 其他位：如CLKRIS（时钟超时）、ARBLOSTRIS（仲裁丢失）、STARTRIS/STOPRIS（检测到START/STOP条件）等，逻辑类似。

这个寄存器的价值在于诊断。当通信出现问题时，即使你没有开启中断，也可以通过轮询读取这个寄存器，来查看底层到底发生了什么事件，是NACK了还是仲裁丢失了，这对于离线分析日志或在线调试非常有帮助。

2.3 已屏蔽中断状态寄存器（I2CMMIS）：抵达CPU的“最终警报”

I2CMMIS寄存器是软件在中断服务程序（ISR）中最常查询的寄存器。它的状态是I2CMRIS（原始状态）与I2CMIMR（屏蔽设置）进行“逻辑与”操作的结果。只有那些在I2CMRIS中为1（事件发生）并且在I2CMIMR中对应位也为1（未被屏蔽）的事件，才会在I2CMMIS中显示为1。

• 位[0] MIS (Masked Interrupt Status)：已屏蔽的主中断状态。它反映了经过IM位屏蔽后，最终是否有一个有效的中断需要CPU处理。在ISR中，我们通常首先检查MIS位是否为1，以确认这是一个有效的I2C主中断。
• 其他位：如NACKMIS、TXMIS、RXMIS等，含义与I2CMRIS中的对应位一致，但代表的是“已生效且被放行”的中断。

简单来说，I2CMMIS = I2CMRIS & I2CMIMR。查询这个寄存器，可以快速定位是哪个被允许的中断源触发了本次ISR调用。

2.4 中断清除寄存器（I2CMICR）：处理的“确认回执”

这是整个中断处理流程中最容易出错的一环。I2CMICR是一个只写（WO）寄存器，向其中的特定位写入1，可以清除I2CMRIS和I2CMMIS寄存器中的对应状态位。这相当于告诉硬件：“这个中断事件我已经知道了，并且处理完毕，你可以把状态清零，准备记录下一个事件了。”

• 清除逻辑：向I2CMICR的某一位（例如NACKIC）写入1，会同时将I2CMRIS中的NACKRIS位和I2CMMIS中的NACKMIS位清零。
• 关键特性：该寄存器读取无意义。这是一个典型的“写1清零”（Write-1-to-Clear）机制。
• 一个重要的陷阱（关于TXFEIC）：数据手册特别强调了一个细节：如果我们通过写TXFEIC位清除了TXFERIS中断，而此时TX FIFO仍然是空的，那么TXFERIS中断将不会再次被置起，即使FIFO一直为空。这是因为该中断是边沿触发的，而非电平触发。清零操作清除了“欠着的”状态，但空状态本身不会产生新的边沿。因此，正确的做法是：在TX FIFO传输开始前，确保TXFEIM是开启的；当TXFE中断触发、你向FIFO写入数据后，再清除该中断。如果传输结束，FIFO变空再次触发中断，而你不再需要发送数据，则应屏蔽（TXFEIM=0）而非清除该中断。

中断处理的黄金法则：在ISR中，必须先读取I2CMMIS判断中断源，进行相应的业务处理（如从FIFO读数据、向FIFO写数据、处理错误等），最后再向I2CMICR中对应的位写入1以清除中断状态。顺序错误可能导致中断被清除但事件未处理，或者中断被重复触发。

3. 中断驱动I2C通信的实战编程流程

理解了寄存器，我们来看如何将它们组合起来，完成一个完整的中断驱动I2C主设备通信流程。这里我们以向一个I2C EEPROM（地址0x50）写入一页数据，再读回为例。

3.1 系统初始化与I2C外设配置

在main函数或系统初始化阶段，我们需要完成基础配置。

#include <stdint.h> #include <stdbool.h> #include "inc/hw_memmap.h" #include "inc/hw_types.h" #include "driverlib/sysctl.h" #include "driverlib/gpio.h" #include "driverlib/pin_map.h" #include "driverlib/i2c.h" #define I2C_MASTER_BASE I2C0_BASE #define EEPROM_ADDRESS 0x50 void I2C_Master_Init(void) { // 1. 使能I2C0外设时钟 SysCtlPeripheralEnable(SYSCTL_PERIPH_I2C0); while(!SysCtlPeripheralReady(SYSCTL_PERIPH_I2C0)) {} // 2. 复位I2C模块，确保从一个干净的状态开始 SysCtlPeripheralReset(SYSCTL_PERIPH_I2C0); // 3. 配置GPIO引脚为I2C功能 (以TM4C129的PN4, PN5为例) SysCtlPeripheralEnable(SYSCTL_PERIPH_GPION); while(!SysCtlPeripheralReady(SYSCTL_PERIPH_GPION)) {} GPIOPinConfigure(GPIO_PN4_I2C0SCL); GPIOPinConfigure(GPIO_PN5_I2C0SDA); GPIOPinTypeI2C(GPIO_PORTN_BASE, GPIO_PIN_4 | GPIO_PIN_5); // 4. 初始化I2C主模式，设置总线速度（例如100kHz标准模式） I2CMasterInitExpClk(I2C_MASTER_BASE, SysCtlClockGet(), false); // false表示标准速度 // 5. 初始状态下，禁用所有中断（关闭总闸门和各个分闸门） HWREG(I2C_MASTER_BASE + I2C_O_MIMR) = 0x00000000; // 写I2CMIMR寄存器，全部屏蔽 // 6. 清除所有可能残留的中断状态（写I2CMICR寄存器） HWREG(I2C_MASTER_BASE + I2C_O_MICR) = 0x000007FF; // 向所有可写位写1以清除 // 7. 配置FIFO（如果使用）。设置触发阈值，例如TX和RX都设置为1（即FIFO非空/非满就触发） HWREG(I2C_MASTER_BASE + I2C_O_MCR) |= I2C_MCR_GFE; // 全局FIFO使能 HWREG(I2C_MASTER_BASE + I2C_O_MTPR) = (HWREG(I2C_MASTER_BASE + I2C_O_MTPR) & ~I2C_MTPR_TXFF_M) | (1 << I2C_MTPR_TXFF_S); HWREG(I2C_MASTER_BASE + I2C_O_MTPR) = (HWREG(I2C_MASTER_BASE + I2C_O_MTPR) & ~I2C_MTPR_RXFF_M) | (1 << I2C_MTPR_RXFF_S); // 8. 使能I2C主控制器功能 HWREG(I2C_MASTER_BASE + I2C_O_MCR) |= I2C_MCR_MFE; }

3.2 中断服务程序（ISR）的编写框架

ISR是中断处理的核心，其逻辑必须清晰高效。通常采用“状态机”或“标志位”的方式，在ISR中只做最紧急的状态设置和数据搬运，将复杂的业务逻辑放到主循环中处理。

// 全局状态标志和缓冲区 volatile bool g_bI2CTxComplete = false; volatile bool g_bI2CRxComplete = false; volatile bool g_bI2CError = false; volatile uint32_t g_ui32I2CErrorStatus = 0; uint8_t g_pui8TxBuffer[32]; uint8_t g_pui8RxBuffer[32]; uint32_t g_ui32DataIndex = 0; uint32_t g_ui32DataLength = 0; // I2C0中断服务程序 void I2C0_Handler(void) { uint32_t ui32Status; // 1. 读取已屏蔽中断状态寄存器(I2CMMIS)，判断中断来源 ui32Status = HWREG(I2C_MASTER_BASE + I2C_O_MMIS); // 2. 处理主中断（MIS） if(ui32Status & I2C_MMIS_MIS) { // 主传输完成或下一个字节请求 // 这里可以根据主状态机进一步判断具体是哪种情况 // 例如，可以读取I2CMCS寄存器来获取当前主控制状态 // 本例中我们简化处理，仅设置完成标志 g_bI2CTxComplete = true; // 假设是发送完成 } // 3. 处理接收FIFO请求中断（RXMIS） if(ui32Status & I2C_MMIS_RXMIS) { // RX FIFO已达到触发水平，有数据待读取 while((HWREG(I2C_MASTER_BASE + I2C_O_MCS) & I2C_MCS_RXFF) == 0) { // 只要RX FIFO非空，就持续读取 g_pui8RxBuffer[g_ui32DataIndex++] = HWREG(I2C_MASTER_BASE + I2C_O_MDR); if(g_ui32DataIndex >= g_ui32DataLength) { // 数据读够，可以结束传输或准备发送STOP // 例如，设置接收完成标志 g_bI2CRxComplete = true; break; } } // 清除RX中断 HWREG(I2C_MASTER_BASE + I2C_O_MICR) = I2C_MICR_RXIC; } // 4. 处理发送FIFO请求中断（TXMIS） if(ui32Status & I2C_MMIS_TXMIS) { // TX FIFO已达到触发水平，需要填入更多数据 while((HWREG(I2C_MASTER_BASE + I2C_O_MCS) & I2C_MCS_TXFF) == 0 && g_ui32DataIndex < g_ui32DataLength) { // 只要TX FIFO未满且还有数据要发，就持续写入 HWREG(I2C_MASTER_BASE + I2C_O_MDR) = g_pui8TxBuffer[g_ui32DataIndex++]; } // 清除TX中断 HWREG(I2C_MASTER_BASE + I2C_O_MICR) = I2C_MICR_TXIC; } // 5. 处理错误中断：NACK（最常见） if(ui32Status & I2C_MMIS_NACKMIS) { g_bI2CError = true; g_ui32I2CErrorStatus |= I2C_MMIS_NACKMIS; // 发生NACK，通常需要终止当前传输，发送STOP HWREG(I2C_MASTER_BASE + I2C_O_MCS) = I2C_MCS_STOP; // 清除NACK中断 HWREG(I2C_MASTER_BASE + I2C_O_MICR) = I2C_MICR_NACKIC; } // 6. 处理其他错误中断（如仲裁丢失、时钟超时） if(ui32Status & (I2C_MMIS_ARBLOSTMIS | I2C_MMIS_CLKMIS)) { g_bI2CError = true; g_ui32I2CErrorStatus |= (ui32Status & (I2C_MMIS_ARBLOSTMIS | I2C_MMIS_CLKMIS)); // 清除对应的中断 HWREG(I2C_MASTER_BASE + I2C_O_MICR) = (ui32Status & (I2C_MICR_ARBLOSTIC | I2C_MICR_CLKIC)); } // 注意：清除主中断（IC）通常放在最后，确保所有子中断处理完毕 if(ui32Status & I2C_MMIS_MIS) { HWREG(I2C_MASTER_BASE + I2C_O_MICR) = I2C_MICR_IC; } }

3.3 主程序中的中断驱动传输流程

主程序负责设置传输参数、启动传输，并等待ISR通过标志位通知完成或错误。

bool I2C_Master_WritePage(uint16_t ui16Addr, uint8_t *pui8Data, uint32_t ui32Len) { // 0. 参数检查，确保长度不超过页大小等 if(ui32Len > 32) return false; // 假设页大小为32字节 // 1. 准备发送缓冲区：EEPROM要求先发送两字节地址（高位在前），再跟数据 g_pui8TxBuffer[0] = (ui16Addr >> 8) & 0xFF; // 地址高字节 g_pui8TxBuffer[1] = ui16Addr & 0xFF; // 地址低字节 for(int i=0; i<ui32Len; i++) { g_pui8TxBuffer[2+i] = pui8Data[i]; } g_ui32DataIndex = 0; g_ui32DataLength = 2 + ui32Len; // 总发送长度 = 地址字节 + 数据字节 g_bI2CTxComplete = false; g_bI2CError = false; // 2. 配置中断：开启总中断、TX请求中断和NACK错误中断 // 注意：在接收Burst时，按手册建议，先不开启TXFEIM uint32_t ui32IntMask = I2C_MIMR_IM | I2C_MIMR_TXIM | I2C_MIMR_NACKIM; HWREG(I2C_MASTER_BASE + I2C_O_MIMR) = ui32IntMask; // 3. 清除所有可能旧的中断状态 HWREG(I2C_MASTER_BASE + I2C_O_MICR) = 0x000007FF; // 4. 启动I2C传输：发送START条件、从设备地址（写模式） // 先手动将第一个字节（地址高字节）放入数据寄存器，以启动传输 HWREG(I2C_MASTER_BASE + I2C_O_MSA) = (EEPROM_ADDRESS << 1) | 0x00; // 地址 + 写位 HWREG(I2C_MASTER_BASE + I2C_O_MDR) = g_pui8TxBuffer[g_ui32DataIndex++]; // 设置控制寄存器：发送START，运行，使用Burst模式（如果需要） HWREG(I2C_MASTER_BASE + I2C_O_MCS) = I2C_MCS_START | I2C_MCS_RUN | I2C_MCS_BURST; // 5. 等待传输完成或出错（由ISR设置标志位） while(!g_bI2CTxComplete && !g_bI2CError) { // 可以在这里执行低优先级任务或进入低功耗模式 __asm(" nop"); } // 6. 传输结束后，禁用中断（可选，取决于应用） HWREG(I2C_MASTER_BASE + I2C_O_MIMR) = 0x00000000; // 7. 检查结果 if(g_bI2CError) { // 处理错误，例如根据g_ui32I2CErrorStatus判断错误类型 // 对于EEPROM写操作，NACK可能意味着写保护或地址无效 return false; } // 8. 等待EEPROM内部写周期完成（需要延时或通过ACK Polling） // ... (此处省略EEPROM写周期等待代码) return true; }

4. 高级应用与深度优化技巧

掌握了基础流程后，我们可以进一步探讨如何利用这套中断机制实现更高效、更稳定的应用。

4.1 结合DMA实现大数据量零拷贝传输

当需要传输大量数据（如图像、音频采样）时，频繁的ISR进出和CPU参与数据搬运会成为瓶颈。此时，应启用I2C的DMA功能。

1. 配置DMA通道：为I2C的TX和RX FIFO分别分配一个DMA通道。设置DMA的源/目标地址、传输数据量。
2. 启用DMA中断：在I2CMIMR寄存器中，开启DMATXIM和/或DMARXIM位。这样，当DMA完成整个数据块的搬运后，会触发I2C的DMA完成中断，而不是每个字节都触发FIFO请求中断。
3. ISR处理：在I2C中断服务程序中，除了处理TXMIS/RXMIS（如果FIFO阈值设得较小，DMA可能仍会用到），主要处理DMATXMIS和DMARXMIS。当这些中断发生时，意味着DMA已经完成了预设长度的传输，CPU只需进行后续的流程控制（如发送STOP信号、处理校验等），数据搬运已由DMA硬件完成，极大减轻了CPU负担。
4. 注意事项：确保DMA缓冲区在内存中的地址是对齐的，并且配置正确的数据宽度（通常是字节）。同时，要处理好DMA传输结束与I2C总线传输结束的同步问题。

4.2 利用总线监控与时钟超时进行鲁棒性设计

I2C总线是开漏结构，容易受到干扰。Tiva™ MCU提供的I2CMBMON（总线监控）和I2CMCLKOCNT（时钟低超时计数）寄存器是增强通信鲁棒性的利器。

• 总线监控（I2CMBMON）：这是一个只读寄存器，直接反映了SCL和SDA线的当前电平状态（位0和位1）。在调试阶段，你可以在代码中轮询或通过调试器观察这两个位，这相当于一个简单的软件逻辑分析仪，可以帮助你判断总线是否被意外拉低、START/STOP条件是否正常产生。例如，如果发送STOP后，SDA线长时间为低，可能意味着从设备发生了故障。
• 时钟低超时（I2CMCLKOCNT）：这个功能用于防止主设备被一个故障的从设备无限期地“挂起”。有些从设备（如某些型号的EEPROM）在内部写周期会拉低SCL线（时钟拉伸）。如果从设备故障，可能永远不释放SCL。通过设置I2CMCLKOCNT为一个合理的值（例如，大于最大预期拉伸时间但小于系统能容忍的阻塞时间），当SCL低电平持续时间超过该计数时，会触发CLKRIS中断。在ISR中，你可以强制产生一个STOP条件并释放总线，然后重置I2C控制器，使系统从错误中恢复。计算示例：假设I2C时钟为100kHz，周期为10us。如果你希望超时时间为10ms，那么超时计数应为10ms / 10us = 1000个时钟周期。I2CMCLKOCNT是一个12位计数器（高8位可编程，低4位固定为0），所以你需要写入的值是1000 >> 4 = 62.5，取整为63（0x3F）。确保写入的值大于1。

4.3 中断嵌套与优先级管理

在复杂的系统中，多个中断源可能同时发生。Tiva™ MCU的NVIC（嵌套向量中断控制器）允许你为I2C中断设置优先级。

• 设置优先级：使用IntPrioritySet()函数为INT_I2C0等中断号设置优先级。对于实时性要求高的I2C通信（例如，作为从设备响应主设备），可以设置较高的优先级。但对于一般的主设备操作，中等优先级即可。
• 中断嵌套：如果使能了中断嵌套，高优先级的中断可以打断低优先级的ISR。在I2C的ISR中，如果处理时间较长，需要考虑关键代码段的保护（如操作共享的FIFO缓冲区），可能需要临时禁用全局中断或使用其他同步机制。
• 最佳实践：遵循“ISR尽可能短”的原则。在I2C ISR中，只做最必要的状态判断、数据搬运和标志位设置，将复杂的业务逻辑（如解析数据包、更新显示）放到主循环中基于标志位去处理。这能减少中断阻塞时间，提高系统整体响应性。

5. 典型问题排查与实战避坑指南

即使理解了所有原理，实际调试中依然会遇到各种问题。下面是一些常见问题的排查思路和我踩过坑后总结的经验。

5.1 常见问题速查表

5.2 调试技巧与心得

1. 善用原始状态寄存器（I2CMRIS）：当通信异常，但你的中断可能被屏蔽时，不要干瞪眼。在主循环或调试器中，定期读取I2CMRIS寄存器。如果发现NACKRIS位为1，那问题很可能出在从设备应答上；如果ARBLOSTRIS为1，说明存在总线竞争。这个寄存器是窥探I2C控制器内部状态的“后门”。
2. 中断清除的顺序很重要：我强烈建议在ISR的最后清除主中断（IC位）。因为MIS位是多个子中断状态的聚合。如果你先清了IC，但后续代码又触发了另一个子中断条件（比如在处理函数里又操作了FIFO），可能会导致MIS位再次被置起，而你的ISR已经退出，这个新中断可能无法被及时响应（取决于中断是电平触发还是边沿触发）。最后清IC可以确保本次进入ISR所看到的所有状态都被处理完毕。
3. 关于TXFE中断的“坑”：这是数据手册明确警告过的点。在接收数据（RX Burst）时，一定要确保TXFEIM位是0。我曾在调试一个同时需要收发的设备时，因为默认开启了所有中断，导致RX过程中被源源不断的TX空FIFO中断轰炸，系统效率骤降。正确的模式是：按需开关中断。发送阶段开启TXIM和TXFEIM，接收阶段关闭TXFEIM，开启RXIM。
4. 超时机制是必须的：无论你的中断处理多么完美，总要为最坏情况做准备。在启动一次I2C传输后，除了等待中断完成标志，一定要加一个软件超时计数器。例如，在主循环中判断如果超过100ms仍未收到完成或错误标志，则强制复位I2C控制器（SysCtlPeripheralReset）并重新初始化。这能防止程序因未知原因（如强烈干扰导致状态机卡死）而永远挂起。
5. 逻辑分析仪是你的最佳伙伴：当所有软件检查都无果时，连接一个逻辑分析仪到SCL和SDA线上。直观地观察START、地址、数据、ACK/NACK、STOP的波形，是定位硬件问题、时序问题的最直接方法。对比实际波形与理想波形，往往能立刻发现症结所在。