1. 高速PCB设计中的AC耦合电容布局迷思

"AC耦合电容下方能不能走线？"这个问题几乎困扰过每一位从事高速PCB设计的工程师。记得我第一次设计10Gbps SerDes链路时，面对密密麻麻的AC耦合电容阵列，也曾犹豫过是否可以在这些0402封装的小元件下方走高速差分线。毕竟板子空间有限，能省一点是一点。

AC耦合电容在高速链路中扮演着关键角色——它阻隔直流分量同时允许交流信号通过，常见于PCIe、SATA、USB3.0等高速接口。而随着信号速率突破25Gbps甚至更高，电容下方的走线是否会影响信号完整性，就成了必须严肃对待的问题。

2. AC耦合电容的工作原理与高速设计需求

2.1 AC耦合电容的电气特性

AC耦合电容本质上是一个高通滤波器，其截止频率由公式fc=1/(2πRC)决定。以PCIe Gen3常用的100nF电容为例，配合典型100Ω差分阻抗，截止频率约为16kHz，远低于信号频率，因此对高速信号几乎透明。

但实际电容并非理想元件，其等效电路包含：

• ESR（等效串联电阻）：0.1-0.5Ω
• ESL（等效串联电感）：0.5-1nH
• 寄生电容：0.1-0.3pF

这些参数在GHz频段会显著影响信号传输，特别是ESL会与电容形成LC谐振，在特定频率产生阻抗突变。

2.2 高速信号对布局的敏感度

以28Gbps NRZ信号为例：

• 上升时间约15ps
• 对应带宽≈0.35/tr=23GHz
• 波长在FR4介质中约4.3mm

此时任何不连续点（如过孔、电容焊盘）都可能引起反射。电容下方走线相当于在信号路径上增加了额外的耦合路径，可能带来：

• 阻抗不连续
• 模态转换
• 串扰增加

3. 电容下方走线的实测影响分析

3.1 不同场景下的对比测试

我们在实验室用矢量网络分析仪(VNA)测试了以下三种布局：

1. 传统两侧走线（参考）
2. 电容正下方走单端线
3. 电容正下方走差分线

测试条件：

• 电容：0402 100nF X7R
• 走线：5mil宽，差分阻抗100Ω
• 频率扫描：10MHz-40GHz

测试结果对比：

3.2 关键发现与解释

1. 差分下穿影响较小：差分信号的共模抑制特性抵消了大部分寄生效应
2. 单端线需谨慎：插损增加0.4dB，对长链路可能是致命的
3. 谐振点偏移：电容下方走线会使自谐振频率从1.2GHz移至1.05GHz

实测经验：对于25Gbps以下信号，差分线从0402电容下方穿过时，只要保持对称布局，眼图劣化通常小于5%

4. 工程实践中的布局优化方案

4.1 安全下穿的七个黄金法则

1. 层叠策略：优先选择电容所在层下方的相邻层走线，避免隔层穿越
2. 对称布线：差分对必须严格等长等距通过电容区域
3. 参考面处理：在电容投影区保持完整地平面，禁止分割
4. 间距控制：走线距电容焊盘边缘≥2倍介质厚度
5. 垂直穿越：走线方向应与电容长边垂直（0402电容的1.0mm边）
6. 数量限制：同一电容下方最多穿越2对差分线
7. 端接匹配：在穿越区域前后适当增加串联匹配电阻

4.2 不同封装电容的适用性

5. 典型问题排查与案例复盘

5.1 PCIe Gen4链路故障案例

现象：16Gbps链路误码率超标，眼图闭合 排查过程：

1. 时域反射计(TDR)显示电容处阻抗跌至85Ω
2. 切片分析发现L3层有非对称走线从电容下方穿过
3. 仿真重现了阻抗凹陷现象

解决方案：

1. 移除违规走线
2. 在电容两侧添加0.5mm直径地过孔阵列
3. 将电容更换为0201封装

修复后眼图张度改善35%，误码率达标。

5.2 常见问题速查表

6. 进阶技巧与未来趋势

6.1 3D封装中的AC耦合创新

在chiplet设计中，AC耦合电容开始集成到interposer中：

• 硅基深沟槽电容：密度提升100倍
• 片上集成MIM电容：ESL低至10pH
• 三维堆叠布局：节省90%面积

6.2 材料革新带来的改变

新型低损耗介质材料（如Megtron6、Tachyon100G）使得电容下方走线的容许度提升：

• Dk从4.0降至3.3
• Df从0.02降至0.001
• 表面粗糙度减半

实测在相同结构下，新型材料可使插损改善0.15dB/inch@28GHz

6.3 我的个人实践心得

经过数十个高速项目验证，我总结出三条铁律：

1. 对于56Gbps及以上速率，宁可绕线也避免电容下方走线
2. 必须下穿时，优先选择0201封装并做全波仿真验证
3. 量产板建议做切片检查，确认实际叠层与设计一致

有个取巧的做法：将电容旋转45度放置，可以增加走线与焊盘的有效间距，实测能改善高频性能约12%。这个技巧在密集的BGA逃逸区域特别有用。