在高速串行总线、射频收发线路、高频时钟走线调试过程中，经常出现走线过长导致信号幅值衰减、接收灵敏度不足、匹配网络调试困难，缩短走线后指标明显改善，该现象核心诱因是 PCB 基材介质损耗因子 Df，它决定高频走线单位长度能量损耗，直接划定不同速率信号布线最大允许长度，同时约束布线拓扑结构、分支走线规则。大量设计使用通用 FR-4 应对数 Gbps 高速布线，布线拓扑随意分叉、走线超长布设，即便阻抗匹配达标，也会出现信号完整性不达标，本文按损耗等级划分板材适用场景，梳理 Df 对高频布线的各项约束准则，给出可落地布线优化方案。

​介质损耗本质是交变电场作用下树脂分子极化弛豫产生的能量损耗，频率越高，损耗效应越显著。普通 FR-4 板材在 1GHz 下 Df 普遍在 0.020 左右，属于中高损耗基材，适合 1Gbps 以内常规数字走线；速率超过 1.5Gbps，长线累积损耗快速凸显，信号边沿幅度衰减、上升沿退化，接收端裕量不足；中损耗改性 FR-4 Df 可降至 0.008~0.015，适配 2~5Gbps 千兆以太网、USB3.x、HDMI 差分布线，布线长度限制显著放宽；超低损耗 PTFE、改性树脂基材 Df 低于 0.003，面向 10Gbps 以上高速串行、射频微波线路，长距离布线损耗可控，是高频长走线专用材料。

Df 数值直接锁定高频走线最大布线长度阈值。以差分信号为例，普通 FR-4 布设 USB3.0 信号，单端走线总长度建议控制在 150mm 以内，超出长度损耗累积过大，眼图收缩严重；更换中损耗板材后，布线长度可放宽至 250~350mm，布线布局灵活性大幅提升。射频匹配走线对损耗更为敏感，50Ω 阻抗射频走线如果使用高损耗普通板材，超过 80mm 就会出现插损超标，驻波比恶化，匹配电路调试难度陡增，必须选用低损耗基材，才能满足长距离射频走线、微带匹配枝节布线设计需求。

板材损耗特性决定布线拓扑架构选择。高损耗基材环境下，高速走线严禁 T 型分叉、星形多分支拓扑，分支短线会额外引入反射损耗与插损叠加，整体信号质量急剧恶化，只能采用点对点直线布线；低损耗板材损耗冗余充足，在端接匹配完善前提下，可适度受控分支布线，适配多路时钟分配、多点互连布局需求。布线换层过孔同样会引入额外损耗，高损耗板材中过孔数量必须严格精简，连续多次换层带来的损耗叠加，等效额外拉长走线长度，高速链路规划布线路径时优先减少层间切换。

差分对内布线平衡性受损耗影响明显，板材局部 Df 不均匀，两根差分走线损耗存在差值，差分信号转为共模噪声，EMI 辐射抬升。高损耗板材对走线不对称容忍度极低，差分对内长度误差必须压缩至 5mil 以内，布线拐弯、过孔数量严格一一对应；低损耗基材损耗余量充足，对等长匹配精度要求适度放宽，布线调试容错性更强。

工程常见误区认为只要阻抗匹配合格，布线长度可以随意设计，忽略损耗累积效应带来的隐性信号衰减。标准化布线设计流程应当先依据信号速率选定对应 Df 等级基材，核算最大允许走线长度，再规划布线路径、拓扑结构、换层节点；高损耗板材精简走线长度与分支结构，低损耗板材合理利用布线空间优化布局，在满足信号完整性指标前提下，兼顾布线布局灵活性与整机电磁兼容水平。