1. 项目概述：深入P89LPC915/916/917的I2C世界

在嵌入式开发中，当我们需要连接多个传感器、EEPROM或显示屏时，引脚资源常常捉襟见肘。这时，I2C总线就成了我们的“救星”——仅凭两根线（SCL时钟线和SDA数据线），就能串联起一整个设备网络。今天，我想和大家深入聊聊NXP P89LPC915/916/917这款经典8位微控制器上的I2C接口。官方手册虽然详尽，但读起来更像一本字典，对于如何真正上手、如何避开那些“坑”，往往语焉不详。我结合自己多年在51内核单片机上的开发经验，特别是用P89LPC916驱动过AT24Cxx系列EEPROM、BMP280气压传感器等设备的实战经历，来为大家拆解这份手册，把寄存器配置和四种工作模式讲透，让你不仅能看懂，更能直接用起来。

这篇文章适合所有正在或即将使用P89LPC91x系列进行开发的工程师、电子爱好者和学生。无论你是想驱动一个I2C设备，还是设计一个多设备通信的小系统，这里的内容都将为你提供从寄存器位操作到完整状态机流程的清晰指南。我们会从最基础的I2C总线原理和硬件连接讲起，然后深入到六个核心特殊功能寄存器（SFR）的每一个比特位，最后详细剖析主发送、主接收、从发送、从接收这四种模式的软件实现流程和状态码处理。我会穿插很多手册里没有的实操细节和调试心得，希望能帮你少走弯路。

2. I2C总线基础与P89LPC91x硬件连接

在深入寄存器之前，我们必须对I2C总线有一个清晰的认识。I2C（Inter-Integrated Circuit）是一种由飞利浦（现恩智浦NXP）开发的双线制、半双工、同步串行通信总线。它的精髓在于“共享”与“协作”：所有设备都挂载在相同的SCL和SDA线上，通过唯一的地址进行寻址，通过时钟同步和仲裁机制实现有序通信。

2.1 I2C总线核心特性解析

为什么I2C在资源受限的单片机中如此受欢迎？这得益于其几个关键设计：

• 真正的多主架构：总线上的任何一个设备都可以在空闲时发起通信，成为主设备（Master）。当多个主设备同时发起启动条件时，硬件仲裁机制会确保最终只有一个主设备胜出，而不会损坏总线上的数据。这个特性在分布式系统中非常有用。
• 时钟同步与握手：SCL线由主设备驱动，但从设备可以通过拉低SCL来延长时钟低电平时间，从而实现“时钟拉伸”（Clock Stretching），作为一种流控机制。这意味着高速主设备可以与低速从设备（如EEPROM）可靠通信。
• 简单的硬件接口：只需要两个开漏（Open-Drain）或集电极开路（Open-Collector）的I/O口，搭配上拉电阻即可。P89LPC915/916/917的I2C引脚（P1.2/SCL, P1.3/SDA）正是这种结构，这意味着它们只能主动拉低电平，释放后靠外部上拉电阻回到高电平。这种“线与”逻辑是实现仲裁和时钟同步的基础。

2.2 P89LPC91x的I2C引脚配置与硬件设计

P89LPC915/916/917的I2C功能固定映射在P1.2和P1.3引脚上。在使用I2C功能前，你需要通过相关的端口配置寄存器，将这两个引脚设置为“准双向口”或“开漏”模式。在实际项目中，我强烈推荐配置为开漏模式，并与外部上拉电阻配合使用，这最符合I2C总线规范。

注意：虽然芯片内部可能有弱上拉，但为了确保总线在长距离或多设备情况下的上升沿速度和信号完整性，必须在SCL和SDA线上各连接一个外部上拉电阻。电阻值通常在4.7kΩ到10kΩ之间，具体取决于总线电容和通信速度。总线电容越大，上升时间越慢，就需要更小的上拉电阻来加速，但会增大功耗。对于大多数几厘米到几十厘米的板内连接，4.7kΩ是一个稳妥的起点。

一个典型的连接示意图如下：MCU作为主设备，连接了三个从设备（如EEPROM、传感器等）。所有设备的SCL和SDA线分别并联，并连接到VCC通过上拉电阻Rp。

3. 核心寄存器详解：掌控I2C的六个开关

P89LPC91x的CPU通过六个特殊功能寄存器（SFR）与I2C总线交互。理解它们每一位的含义，是编写正确I2C驱动代码的前提。下面我将结合代码片段和实际场景，逐一拆解。

3.1 I2C数据寄存器（I2DAT - 0xDA）

这是一个8位可读可写的寄存器，用于存放即将发送或刚刚接收到的数据。

• 功能：当你需要发送一个字节（无论是从机地址还是数据）时，就把它写入I2DAT。当接收到一个字节后，从I2DAT中读取它。
• 关键特性：数据总是从最高位（MSB，bit7）开始移出或移入。这是串行通信的常见方式，但务必牢记，避免在数据处理时弄错位序。
• 最重要的访问原则：只有在SI（I2CON.3）标志位被硬件置1后，才能安全地读写I2DAT寄存器。在其他时间访问，可能会干扰正在进行的字节移位过程，导致通信失败。在状态机处理中，我们总是在清除SI位之前，完成对I2DAT的读写操作。

3.2 I2C从机地址寄存器（I2ADR - 0xDB）

这个寄存器仅在设备作为从机时有用。当I2C模块被设置为从机模式（通过I2CON配置），它会用这个寄存器里的值来响应主机的寻址。

• 位7:1 (I2ADR.6:I2ADR.0)：这7位定义了你这个设备的7位从机地址。例如，如果AT24C02 EEPROM的地址是0xA0（写），那么其7位地址是0x50 (1010000b)。你需要将0x50左移一位（或直接写入0xA0）？不，这里存储的就是纯7位地址，即0x50。
• 位0 (GC)：通用呼叫（General Call）识别使能位。当此位置1时，设备除了响应自己的专属地址，还会响应广播地址0x00。这在主机需要同时向总线上所有从机发送同一命令（如复位）时非常有用。在大多数点对点通信中，我们将其清零。

3.3 I2C控制寄存器（I2CON - 0xD8）

这是整个I2C模块的“大脑”，控制着所有关键操作。每一位都至关重要。

关键位深度解读：

• STA和STO的联动：手册中提到，如果STA和STO同时置1，在主机模式下，会先发送一个STOP条件，然后紧接着发送一个START条件（即产生一个“重启”序列）。这在需要切换通信方向（如从写切换到读）时非常有用，可以避免释放总线所有权，保证操作的原子性。
• AA位的策略性使用：AA位是软件流控的关键。在主机接收模式下，当你希望接收更多数据时，应在接收完一个字节后置位AA（返回ACK）；当接收到最后一个字节时，应清零AA（返回NACK），通知从机停止发送。在从机模式下，AA位决定了是否响应自身的地址。如果AA=0，从机将不响应任何寻址，相当于“隐身”。
• CRSEL的选择：这是配置通信速率的关键。对于大多数标准应用（速率100kHz或400kHz），建议使用CRSEL=0，即内部SCL发生器模式，通过配置I2SCLH和I2SCLL来精确设定速率，灵活性高。而CRSEL=1模式利用Timer1，更适合需要非常规速率或与其他定时任务同步的场景，但配置稍复杂。

3.4 I2C状态寄存器（I2STAT - 0xD9）

这是一个只读寄存器，高5位（STA.4:STA.0）组成了一个状态码，低3位恒为0。这个状态码是I2C驱动程序的灵魂。每次SI标志置1（进入新状态），你都需要读取I2STAT的值，根据这个状态码来决定下一步该做什么（如写数据、读数据、发停止信号等）。手册中的表69至表72就是你的“行动指南”。我们会在后续模式详解中具体应用。

3.5 SCL占空比寄存器（I2SCLH / I2SCLL）

当CRSEL=0时，这两个寄存器决定了SCL时钟的频率和占空比。

• I2SCLH：定义SCL高电平周期所占用的PCLK时钟周期数。
• I2SCLL：定义SCL低电平周期所占用的PCLK时钟周期数。
• 计算公式：比特率 = f_PCLK / [2 * (I2SCLH + I2SCLL)]
  • f_PCLK是外设时钟频率。对于P89LPC91x，通常与系统时钟f_osc相关，需根据时钟分频器设置确定。
  • SCL周期= 高电平时间 + 低电平时间 =(I2SCLH + I2SCLL) * 2 / f_PCLK。

配置要点与避坑指南：

1. 速率限制：标准模式最高100kbps，快速模式最高400kbps。计算出的比特率不能超过此限制。
2. 最小值限制：手册建议I2SCLH和I2SCLL的值都应大于3。这是为了保证内部逻辑有足够的时间采样和建立信号。
3. 非对称占空比：I2SCLH和I2SCLL可以不相等，从而产生非50%占空比的SCL时钟。这在某些特定从设备时序要求下可能有用，但绝大多数标准从设备要求占空比接近50%。
4. 计算实例：假设f_osc = 12MHz，且PCLK不分频（f_PCLK = 12MHz），我们需要配置100kHz的I2C速率。
   • 总周期数 =f_PCLK / 比特率 / 2 = 12,000,000 / 100,000 / 2 = 60。
   • 令I2SCLH = I2SCLL = 30。则比特率 =12,000,000 / (2*(30+30)) = 100,000 Hz。
   • 对应的寄存器值：I2SCLH = 30,I2SCLL = 30。
5. 常见问题：如果通信不稳定，除了检查上拉电阻和布线，一定要复核f_PCLK的准确值。如果系统时钟配置了分频，而f_PCLK计算错误，会导致实际速率偏离预期，可能超出从设备承受范围。

4. 四种工作模式的软件状态机实现

理解了寄存器，我们进入最核心的部分：如何通过软件驱动状态机，实现四种工作模式。P89LPC91x的I2C模块是一个基于状态机的硬件，我们的软件需要根据I2STAT提供的状态码，执行正确的操作（读写I2DAT，设置I2CON），来推动状态机前进。

4.1 主发送器模式（Master Transmitter）

在此模式下，微控制器作为主设备，向从设备写入数据。这是最常用的模式，例如向EEPROM写入配置。

初始化步骤：

1. 配置P1.2和P1.3为开漏模式（通过P1M1, P1M2寄存器）。
2. 根据所需速率配置I2SCLH和I2SCLL（CRSEL=0时），或配置Timer1（CRSEL=1时）。
3. 写I2CON寄存器：I2EN=1（使能），STA=0,STO=0,SI=0,AA=0（主机模式通常先设为0），CRSEL根据步骤2选择。
4. 置位STA：将I2CON的STA位写1，硬件将检测总线，若空闲则产生START条件。

状态机流程与代码示例：以下是基于查询方式（非中断）的一个简单主发送流程框架，假设发送从机地址SLA_W（7位地址+写位0）和一个数据字节data。

// 假设 SLA_W = 0xA0 (AT24C02的写地址)， data = 0x55 void I2C_Master_Transmit(unsigned char sla_w, unsigned char data) { I2CON = 0x40; // I2EN=1, 其他位为0， AA先设为0 I2CON |= 0x20; // STA=1， 发起START while(1) { while ((I2CON & 0x08) == 0); // 等待SI置位，表示状态改变 status = I2STAT; // 读取状态码 switch(status) { case 0x08: // START条件已发送 I2DAT = sla_w; // 发送从机地址+写位 I2CON &= ~0x28; // 清除STA和SI位 (STA=0, SI=0) break; case 0x18: // SLA+W已发送，收到ACK I2DAT = data; // 发送第一个数据字节 I2CON &= ~0x08; // 清除SI位 break; case 0x28: // 数据字节已发送，收到ACK I2CON |= 0x10; // STO=1， 发送STOP条件 I2CON &= ~0x08; // 清除SI位 // 等待STO被硬件自动清除，或简单延时 while (I2CON & 0x10); return; // 传输完成 case 0x20: // SLA+W已发送，收到NACK（从机无应答） case 0x30: // 数据字节已发送，收到NACK // 处理错误：发送STOP，释放总线 I2CON |= 0x10; // STO=1 I2CON &= ~0x08; // SI=0 // ... 错误处理代码 ... return; case 0x38: // 仲裁丢失 // 在多主系统中处理仲裁丢失，通常重新开始 // 简单应用可发送STOP后退出 I2CON |= 0x10; I2CON &= ~0x08; return; default: // 意外状态，发送STOP恢复 I2CON |= 0x10; I2CON &= ~0x08; return; } } }

实操心得：在实际项目中，强烈建议使用中断驱动而非查询。查询方式会长时间阻塞CPU。在中断服务程序（ISR）中，根据I2STAT状态码进行分支处理，并清除SI位。主程序只需发起START，然后等待一个由你定义的“传输完成”标志即可。这能极大提高系统效率。

4.2 主接收器模式（Master Receiver）

在此模式下，微控制器作为主设备，从从设备读取数据。例如从传感器读取测量值。

流程特点：

1. 起始部分与主发送相同：发送START，然后发送SLA_R（从机地址+读位1）。
2. 关键区别在于发送SLA_R并收到ACK后，主机需要释放SDA线（改为输入），并控制SCL时钟来读取从机发来的数据。
3. 主机通过AA位来控制是否发送ACK。在接收倒数第二个字节之前，应置AA=1发送ACK，告诉从机继续发送；在接收最后一个字节时，应清AA=0发送NACK，随后发送STOP。

关键状态码处理：

• 0x40:SLA+R已发送，收到ACK。此时应不操作I2DAT，而是设置I2CON的AA位，以决定接收第一个字节后是否应答。然后清除SI。
• 0x50: 数据字节已接收，且主机之前回复了ACK。此时应从I2DAT读取数据，然后根据是否还要接收下一个字节来设置AA位，再清除SI。
• 0x58: 数据字节已接收，且主机之前回复了NACK（通常是最后一个字节）。此时应从I2DAT读取数据，然后发送STOP或重复START，再清除SI。

4.3 从接收器模式（Slave Receiver）

在此模式下，微控制器作为从设备，等待并接收主设备发来的数据。

初始化步骤：

1. 配置I2C引脚。
2. 将自己的7位从机地址写入I2ADR寄存器。
3. 写I2CON寄存器：I2EN=1,AA=1（必须置1以应答自身地址），STA=0,STO=0,SI=0。CRSEL在从模式下忽略。

工作流程：初始化后，I2C硬件便进入监听状态。当总线上出现匹配I2ADR的地址（且方向位为写）或广播地址（如果GC=1）时，硬件会自动拉低SDA应答，置位SI，并进入相应状态（如0x60或0x70）。 在状态0x80（已寻址，数据已接收且ACK已发），你需要从I2DAT读取数据，并设置AA位来决定下一个字节是否应答，然后清除SI。 当主机发送STOP或重复START时，状态会变为0xA0，从机知道自己被释放，可以重新等待寻址。

注意事项：在从机模式下，CPU必须及时响应SI中断并处理状态。如果处理太慢，可能会错过主机发送的下一个时钟，导致通信超时或错误。确保你的中断服务程序足够精简高效。

4.4 从发送器模式（Slave Transmitter）

此模式相对较少使用，指从机在主机发起读请求后，向主机发送数据。例如，一个存储了特定数据的从设备。

初始化：与从接收模式类似，设置I2ADR和I2CON（I2EN=1,AA=1）。

关键状态码：

• 0xA8: 收到自身的SLA+R地址并已应答。此时，必须将要发送的第一个数据字节写入I2DAT，然后清除SI。硬件会自动发送这个字节。
• 0xB8: 数据字节已发送，且收到主机的ACK。如果还有数据要发送，将下一个数据写入I2DAT，清除SI。如果这是最后一个数据，则无需操作I2DAT（或写入一个虚拟值），但需要在清除SI前，根据后续意图设置AA和STA/STO等位（参考手册表72）。

5. 实战配置、调试与深度避坑指南

理论最终要服务于实践。下面我将分享一个完整的、可运行的I2C主设备读写EEPROM的示例，并总结那些手册上不会写，但能让你调试效率倍增的经验。

5.1 完整示例：驱动AT24C02 EEPROM

假设我们使用P89LPC916，f_osc=12MHz，PCLK不分频，目标I2C速率100kHz，驱动一个7位地址为0x50的AT24C02。

步骤1：硬件与端口初始化

#include <reg932.h> // 包含P89LPC916的头文件 #define I2C_SLA_W 0xA0 // AT24C02写地址 (0x50 << 1) #define I2C_SLA_R 0xA1 // AT24C02读地址 void I2C_Init(void) { // 1. 配置P1.2(SCL)和P1.3(SDA)为开漏模式 // P89LPC91x中，设置P1M1.x=1, P1M2.x=0 为开漏 P1M1 |= (1<<2) | (1<<3); P1M2 &= ~((1<<2) | (1<<3)); // 2. 配置SCL时钟频率 100kHz @ 12MHz PCLK // I2SCLH + I2SCLL = f_PCLK / (2 * bitrate) = 12M / (2*100k) = 60 // 各取30，占空比50% I2SCLH = 30; I2SCLL = 30; // 3. 使能I2C，AA先设为0（主机模式），CRSEL=0（使用内部发生器） I2CON = 0x40; // 0b0100 0000, I2EN=1 }

步骤2：封装核心状态机操作（中断方式）为了清晰，这里展示一个简化的、处理主发送和主接收的通用中断服务程序框架。实际中可能需要更精细的状态机管理。

unsigned char I2C_State; unsigned char I2C_Buffer[10]; unsigned char I2C_Index; unsigned char I2C_Count; bit I2C_Direction; // 0=写， 1=读 bit I2C_Busy; void I2C_ISR(void) interrupt 8 { // I2C中断向量号需查手册 unsigned char status = I2STAT; I2CON &= ~0x08; // 清除SI位，这是必须的第一步 switch(I2C_State) { case 0: // 等待START完成 if(status == 0x08) { I2DAT = I2C_SLA_W; // 发送从机地址+写 I2C_State = 1; } break; case 1: // 等待SLA+W应答 if(status == 0x18) { I2DAT = 0x00; // 假设写入EEPROM的地址0x00 I2C_State = 2; } else if(status == 0x20) { /* 处理NACK */ } break; case 2: // 等待地址字节应答 if(status == 0x28) { I2DAT = I2C_Buffer[0]; // 发送要写入的数据 I2C_State = 3; } break; case 3: // 等待数据字节应答，然后发送STOP if(status == 0x28) { I2CON |= 0x10; // STO=1 I2C_Busy = 0; // 传输完成 I2C_State = 0; } break; // ... 可以添加更多状态，如读操作流程 default: // 错误处理，发送STOP恢复 I2CON |= 0x10; I2C_Busy = 0; I2C_State = 0; break; } }

步骤3：主函数调用

void main(void) { I2C_Init(); EA = 1; // 开总中断 IEN1 |= 0x01; // 使能I2C中断 (具体位需查手册) I2C_Buffer[0] = 0xAA; // 要写入的数据 I2C_Busy = 1; I2C_State = 0; I2CON |= 0x20; // STA=1，启动传输 while(I2C_Busy); // 等待传输完成 // ... 后续操作 }

5.2 深度调试技巧与常见问题排查

即使代码逻辑正确，I2C通信也常常因为硬件或时序问题而失败。以下是我总结的排查清单：

1. 最基本的检查：

   • 电源与地：确保所有设备共地。这是最常见也是最容易被忽视的问题。
   • 上拉电阻：SCL和SDA线上必须有上拉电阻（通常4.7kΩ）。用示波器测量，看信号高电平是否能稳定上升到VCC。
   • 引脚配置：确认SCL和SDA引脚已正确设置为开漏模式，并且没有其他外设或软件GPIO操作干扰这两个引脚。

2. 示波器/逻辑分析仪是终极武器：

   • 观察起始条件：SCL高电平期间，SDA是否有一个明显的下降沿？
   • 观察地址和数据：对照你发送的地址（如0xA0），看SDA线上移出的8位数据是否正确？第9个时钟脉冲期间，SDA是否被从机拉低（ACK）？
   • 观察时钟频率：测量SCL周期，计算频率是否与你设置的I2SCLH/I2SCLL相符？是否超过400kHz？
   • 观察信号质量：是否有过冲、振铃或上升沿过于缓慢（因总线电容过大）？缓慢的上升沿可能导致数据采样错误。

3. 软件层面的常见陷阱：

   • SI位清除时机：必须在状态处理程序中，在完成本状态对应的操作（如读写I2DAT）后，立即清除SI位。清除SI位是让硬件继续运行的关键。
   • 状态码处理不全：你的switch-case必须覆盖所有可能出现的状态码（至少是当前模式下的）。对于未处理的状态，要有默认的错误恢复机制（如发送STOP）。
   • AA位管理混乱：在主接收模式中，忘记在接收最后一个字节前将AA清零，会导致主机一直发送ACK，从机持续发送数据，无法正常结束。
   • 中断冲突：如果使用了高优先级的中断，并且该中断服务程序执行时间过长，可能会阻塞I2C中断的及时响应，导致从机模式下超时。合理设置中断优先级。

4. P89LPC91x特定问题：

   • 时钟配置：再次确认f_PCLK的计算。如果系统时钟使用了分频，而f_PCLK未相应更新，I2C速率会出错。
   • 从机地址设置：I2ADR寄存器存放的是7位地址，不是8位（带读写位的）地址。将0xA0直接写入会导致无法响应。
   • STO位特性：STO位由硬件自动清零。在代码中发送STOP后，如果需要等待总线空闲，可以循环检测STO位是否已清零，而不是盲目延时。

调试I2C是一个需要耐心和逻辑的过程。遵循“先硬件后软件，先配置后时序”的原则，利用好状态码这个强大的调试信息，大部分问题都能迎刃而解。希望这篇结合了手册精髓与实战经验的详解，能成为你攻克P89LPC91x I2C开发的有力工具。